新思科技完成三星全环栅晶体管SoC的设计定案
前言：
-Fusion Design Platform成功促进三星代工厂完成业界首个全环栅晶体管片上系统的设计定案
-紧密合作推动了持续创新，加快了下一代工艺技术的发展
2019年3月7日--新思科技(Synopsys,Inc.,纳斯达克股票市场代码:SNPS)近日宣布，新思科技Fusion Design Platform（包括IC Compiler II布局和布线系统）已经成功完成了业内首个全环栅(GAA)片上系统(SoC)测试芯片（包括多个高性能、多核子系统）在三星的设计定案。基于多项成功的工艺与设计启动的合作关系，这一重要里程碑验证了GAA晶体管架构的可用性。 GAA晶体管架构是下一代晶体管技术，用以支持先进半导体设计需求。通过IC Compiler II高度可扩展的架构以及缩小工艺尺寸的性能，这项最新突破性技术进一步展示了IC Compiler II作为业内首选先进工艺解决方案的地位。
三星电子设计平台开发执行副总裁Jaehong Park表示：“致力于为不同的用户群体提供差异化的工艺技术，三星已经实现了多项业界首创。GAA测试芯片，作为最新的设计定案进一步验证了我们的承诺。与新思科技之间灵活、富有成效的合作实现了这项技术突破，彰显了新思科技作为一名行业领先创新者兼可信赖技术合作伙伴的实力。”
三星电子设计平台开发执行副总裁Jaehong Park表示：“致力于为不同的用户群体提供差异化的工艺技术，三星已经实现了多项业界首创。GAA测试芯片，作为最新的设计定案进一步验证了我们的承诺。与新思科技之间灵活、富有成效的合作实现了这项技术突破，彰显了新思科技作为一名行业领先创新者兼可信赖技术合作伙伴的实力。”
工艺升级的最新挑战要求EDA行业与代工厂之间更好的开发协同工作模式。为解决先进工艺技术（涉及更高的晶体管密度和利用率、设计规则和可布线性以及更高的可变性）引起的复杂性，优化型解决方案对于实现新节点成功至关重要。EUV制造技术对于减少部分复杂性很有帮助，但导致布局对性能的影响更大，因此单元间的相互影响关系需要更多的创新。三星和新思科技在高利用率、可布线性与相关制图方法之间的合作需要基于强大的平台，平台对于确保这种新节点的可行性至关重要。此外，IC Compiler II多年来的改进紧密契合设计流程的布局、正版化和布线阶段的相关技术，对于三星实现工艺整体逻辑面积缩小的目标至关重要。三星GAA技术的重要优势之一是实现了更强的门控制、更低的内部晶体管寄生参数，而这需要下一代优化技术来提取工艺PPA的综合潜力。通过持续使用新思科技PrimeTime®时序与StarRC寄生参数分析技术，IC Compiler IIsignoff相关分析引擎增强了其行业领先的、全流程、总功耗驱动的优化框架，确保抵达目标PPA的路径更快、更聚合。有关Fusion Design Platform的详情，请访问www.synopsys.com/fusion。
新思科技芯片设计事业部联合总经理Sassine Ghazi表示：“长久以来，新思科技帮助实现了最复杂的设计，并在通过先进工艺带来下一代高性能片上系统方面发挥了领导作用，我们对此深感自豪。三星代工厂是一个具有长远眼光的合作方，为全环栅技术部署IC Compiler II与Fusion Design Platform有力证明了新思科技对于高度差异化创新的持续投资以及通过合作强化的行业领导地位。”
新思科技简介
Synopsys 公司（纳斯达克股票代码：SNPS）是众多创新型公司的 Silicon to Software（“芯片到软件”）合作伙伴，这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第 15 大软件公司，Synopsys 长期以来一直是电子设计自动化（EDA）和半导体IP领域的全球领导者，并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是创建高级半导体的片上系统（SoC）设计人员，还是编写需要最高安全性和质量的应用程序的软件开发人员，Synopsys 都能够提供您所需要的解决方案，帮助您推出创新性的、高质量的、安全的产品。有关更多信息，请访问 www.synopsys.com。
