Cadence推出业界首款PCI Express 5.0验证IP 现可供货
前言：
Cadence验证IP与TripleCheck技术推动服务器和存储应用可早期采纳下一代PCIe标准
2017年11月29日--楷登电子（美国Cadence 公司， NASDAQ：CDNS）今日宣布，业界首款支持全新 PCI Express ® （PCIe®）5.0 架构的验证 IP（VIP）正式可用。结合 TripleCheck™ 技术，Cadence® VIP 旨在帮助设计师快速执行基于 PCIe 5.0 标准的服务器和存储器的系统级芯片（SoC）设计的完整功能性验证，确保产品功能符合设计初衷。
创新的并被业界认同的Cadence VIP，已支持全部最新PCIe 标准，并针对5.0架构进行了优化。Cadence VIP的TripleCheck技术提供有验证计划，将需要测量的目标和协议中的规格点一一对应；还提供有一套拥有上千条用例的测试用例集来确保协议的一致性。可帮助设计师在更短的时间内交付质量更高的终端产品。同时， Indago 协议调试App提供了基于具体协议的，集合了设计、VIP和验证平台为一体的调试环境。设计师可以通过Indago 协议调试App来找到设计缺陷的根源。
“我们的团队已成功将Cadence用于前代PCIe规格，开发出世界领先的计算和存储器架构的互联解决方案,” 硅谷Mellanox技术公司高级副总裁Shlomit Weiss表示，“Cadence PCIe5.0解决方案对开发下一代产品非常重要，因为高性能、机器学习、云端、存储等应用程序都需要更快的数据速度。”
Cadence公司系统和验证事业部产品管理和运营副总裁Michal Siwinksi表示，“结合TripleCheck 技术，我们推出了市场首款PCIe 5.0 VIP，帮助早期用户保证设计符合规格的同时高速完成IP验证。为最新协议提供支持印证了Cadence推进PCIe规格演进的决心，客户可以即刻开始采用我们的PCIe 5.0解决方案。”
结合了TripleCheck技术的Cadence VIP是Cadence验证套件（Cadence Verification Suite）的重要组成部分，并针对Xcelium™ 并行逻辑仿真器和支持的第三方仿真器进行了优化。PCIe 5.0 VIP 也为Cadence公司的“系统设计实现”（SDE）战略的推进做出了贡献。该战略旨在帮助系统和半导体公司以更高效的方式开发完整的差异化终端产品。验证套件包括领先的核心引擎、验证架构技术和解决方案，提高设计质量，增加吞吐率，满足各类应用程序和垂直市场的验证需求。
关于楷登电子 Cadence
Cadence 公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence 公司创新的 “系统设计实现” （SDE）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为 “全球年度最适宜工作的100家公司”之一。了解更多，请访问公司网站 www.cadence.com。
