为使系统设计者开发出新的增值服务和功能，IDT™ 公司（Integrated Device Technology, Inc.；纳斯达克上市代号：IDTI）推出业界首个现成的统计引擎。该统计引擎以边沿路由器、宽带存储设备和多服务提供平台为目标，具有网络处理器论坛（NPF）LA-1 接口，并可卸载 NPU、FPGA 和 ASIC 等处理器元件中的重要统计跟踪功能。利用这种新型单芯片器件，设计者可集中精力实现基于 IP 的服务的其他计算密集功能。这些服务包括从 IPv4 到 IPv6 的转移；以及诸如流媒体和在线游戏等与内容相关的业务，此类业务需要对带宽消费理解并精确跟踪。
IDT 首席技术官兼系统技术公司副总裁 Michael Miller 表示：“该统计引擎的推出是 IDT 将对系统级应用的理解与我们的各种技术结合起来，提供增值解决方案来改善性能和成本效益的一个进步。用户希望设计一个支持目前信息包处理器的 10G（OC-192）边沿/接入/城域路由器，而在支持数以百万计的用户群实现传输速率方面会遇到困难。这种路由器需要区分服务，而且需要用一个单处理器保证传输速率的服务质量和服务水平，这种设计几乎是不可能的。IDT 的统计引擎可防止处理器单元在限制性的外部总线访问过程中的产生的停滞，将有助于用户应对系统性能方面的挑战。”
Semico Research Corp.机构的副总裁Bob Merritt先生表示：“随着行业界持续在信息包交换网络上进行高级业务开发，统计监测任务的重要性与日俱增，服务提供商需要保证为VoIP 和其他内容丰富的服务等应用提供有保证的带宽。IDT 统计引擎可满足市场的这种需要，并提供了几种以前的统计搜集解决方案所没有的优势，使服务提供商能为他们的用户提供更广泛围的选择。”
边沿和接入设备必须跟踪数千计的用户流动，这是今天的 NPU 和 ASIC所不能满足的存储需求，因此需要片外存储。随着今天内部处理元件运行速度逐渐超过 1GHz，为了进行流量统计而延迟每个信息包的多个外部多时钟读取周期的成本是非常昂贵的。这种延迟往往需要处理器线程进行上下文交换，进一步增加了复杂性和管理费用，可能导致设计预算超支。IDT 统计引擎采用一种集成的 64 位算术逻辑单元（ALU）可卸载高达 800 的额外数据通道处理器周期（每 64 位计数器更新一次），使统计计算所需的网络处理器周期提高 90%。这样可使设计者提高信息包处理的传输速率，并实现深层的信息包检查，以支持新型基于 IP 的服务。
ALU采用增强的多端口存储器单元架构使统计引擎利用一个创新的已申请专利的“发后不理（fire-and-forget）”操作来更新多个计数器。“发后不理”是一种原子操作，可取代传统的读取/修改/写入顺序，使处理器能在每个时钟周期内访问和更新多达 4 个计数器。“发后不理”功能分好处在于可以使 QDR-II 带宽提高达 87%。该特性特别适用于依赖传统的和耗时的编码方法的软件设计者。
IDT 统计引擎增强的多端口存储单元架构也有助于保证需要每 5 纳秒进行多个统计更新的低延时统计操作的一致性，适用于 10G 及 10G 以上的传输速率。可配置的 64/32位ALU对于需要将现有的 32 位操作升级到 64 位操作的系统是非常有用的，而不会影响性能。这些可配置选项使用户可选择 512K 32 位计数器或 256K 64 位计数器，可有效地分配片上存储资源，满足结算和计费等系统应用需求。
由于统计引擎是一种单芯片、现成的应的解决方案，板卡设计者意识到了该产品带来的降低系统成本和板卡的复杂性，以及快速上市时间的好处。此外，该器件的双脉冲x18 QDR-II SRAM 的“蚌壳”能力可以简化板卡设计，并满足网络系统中出现的标准化趋势。
供货
IDT 统计引擎以 576 引脚、符合RoHS的倒装芯片封装供货。该产品现已提供样品。欲了解更多 IDT 统计引擎产品其他信息或获取完整的白皮书请登陆http://www.IDT.com。
IDT 首席技术官兼系统技术公司副总裁 Michael Miller 表示：“该统计引擎的推出是 IDT 将对系统级应用的理解与我们的各种技术结合起来，提供增值解决方案来改善性能和成本效益的一个进步。用户希望设计一个支持目前信息包处理器的 10G（OC-192）边沿/接入/城域路由器，而在支持数以百万计的用户群实现传输速率方面会遇到困难。这种路由器需要区分服务，而且需要用一个单处理器保证传输速率的服务质量和服务水平，这种设计几乎是不可能的。IDT 的统计引擎可防止处理器单元在限制性的外部总线访问过程中的产生的停滞，将有助于用户应对系统性能方面的挑战。”
Semico Research Corp.机构的副总裁Bob Merritt先生表示：“随着行业界持续在信息包交换网络上进行高级业务开发，统计监测任务的重要性与日俱增，服务提供商需要保证为VoIP 和其他内容丰富的服务等应用提供有保证的带宽。IDT 统计引擎可满足市场的这种需要，并提供了几种以前的统计搜集解决方案所没有的优势，使服务提供商能为他们的用户提供更广泛围的选择。”
边沿和接入设备必须跟踪数千计的用户流动，这是今天的 NPU 和 ASIC所不能满足的存储需求，因此需要片外存储。随着今天内部处理元件运行速度逐渐超过 1GHz，为了进行流量统计而延迟每个信息包的多个外部多时钟读取周期的成本是非常昂贵的。这种延迟往往需要处理器线程进行上下文交换，进一步增加了复杂性和管理费用，可能导致设计预算超支。IDT 统计引擎采用一种集成的 64 位算术逻辑单元（ALU）可卸载高达 800 的额外数据通道处理器周期（每 64 位计数器更新一次），使统计计算所需的网络处理器周期提高 90%。这样可使设计者提高信息包处理的传输速率，并实现深层的信息包检查，以支持新型基于 IP 的服务。
ALU采用增强的多端口存储器单元架构使统计引擎利用一个创新的已申请专利的“发后不理（fire-and-forget）”操作来更新多个计数器。“发后不理”是一种原子操作，可取代传统的读取/修改/写入顺序，使处理器能在每个时钟周期内访问和更新多达 4 个计数器。“发后不理”功能分好处在于可以使 QDR-II 带宽提高达 87%。该特性特别适用于依赖传统的和耗时的编码方法的软件设计者。
IDT 统计引擎增强的多端口存储单元架构也有助于保证需要每 5 纳秒进行多个统计更新的低延时统计操作的一致性，适用于 10G 及 10G 以上的传输速率。可配置的 64/32位ALU对于需要将现有的 32 位操作升级到 64 位操作的系统是非常有用的，而不会影响性能。这些可配置选项使用户可选择 512K 32 位计数器或 256K 64 位计数器，可有效地分配片上存储资源，满足结算和计费等系统应用需求。
由于统计引擎是一种单芯片、现成的应的解决方案，板卡设计者意识到了该产品带来的降低系统成本和板卡的复杂性，以及快速上市时间的好处。此外，该器件的双脉冲x18 QDR-II SRAM 的“蚌壳”能力可以简化板卡设计，并满足网络系统中出现的标准化趋势。
供货
IDT 统计引擎以 576 引脚、符合RoHS的倒装芯片封装供货。该产品现已提供样品。欲了解更多 IDT 统计引擎产品其他信息或获取完整的白皮书请登陆http://www.IDT.com。
