【日本东京， 2004年8月4日】今天， 日本富士通与有限公司与Cadence （日本）系统设计公司签订合作协议，宣布建立全球伙伴关系，共同推出先进的片上系统(SoC)设计环境。该设计环境将为开发先进的片上系统提供新的设计方法。
目前，开发先进的片上系统急需新的设计方法，尤其对于最近应用了90纳米以下工艺的片上系统设计。由于技术的不断进步以及市场价格的波动，导致半导体工业产品的生产周期缩短。 因此，要满足最先进的设计环境要求，及时地为世界范围的设计实现配置最新的设计方法，困难重重。
富士通和Cadence签订的主要设计伙伴(*1)协议中，计划通过缩短设计周期和提高设计质量来强化富士通公司的设计方法。作为电子设计自动化（EDA）(*2)的相关协议，本合作协议具有革命性的意义，因为它为EDA工具提供了远远超出简单的销售协议的设计解决方案。
本协议的主要内容如下:
本协议中包含好几万个Cadence 许可证书，其中SoC Encounter ™ 许可就占了很大的比例。
全球的富士通集团及其全部设计中心有权使用本协议下的所有许可。
除了基本的支持之外，Cadence 还组织人员为全球的富士通集团及其设计中心提供服务，以便充分履行本协议。
作为战略商务伙伴，富士通和Cadence将共同致力于设计与工艺技术的开发并且计划与美国和中国建立合作伙伴关系，扩大它们在世界范围内的商务协作。
根据本协议，富士通公司将为其所有的设计中心配制多种许可以及一个被称作物理原型的新设计方法 （又被称作硅虚拟原型）(*3)，从而进行0.13微米以下工艺的片上系统开发。使用世界最高标准的设计环境，设计的反复会被减少到最小化，设计周期也将大大缩短。而设计反复往往是影响交付时间的主要障碍。这种方法还能有效降低芯片尺寸和噪声，减少功率的消耗。
具备了这些优势条件，富士通公司能够确定SoC设计进度并最终实现设计。这项工作对客户来说极为重要，对于客户产品开发进度的制定也起到了至关重要的作用。
作为SoC设计技术的伙伴（不同于一般的EDA供应商），Cadence 通过在公司内部设立一个团队组织，专门为富士通SoC业务提供支持。该组织致力于为富士通全球的设计中心提供集中的支持服务。
富士通有限公司LSI商务集团总裁兼公司高级副总裁，Shigeru Fujii表示，“LSI 作为一项新技术，其功能的复杂性不断增强，容量也在不断加大，因此，设计、开发工作愈发困难，对于缩短开发周期的需求越大。为了克服这些问题，富士通公司正在制定一项新的集成元件制造厂商（IDM）的商业模式，在这种商业模式中，我们与客户及供应商建立战略伙伴关系。与Cadence所签订的该项协议是IDM商业模式的一部分。我们将通过更新我们的开发环境达到国际最高标准，帮助我们的客户提高产品竞争能力。”
富士通有限公司设计方法开发部，LSI集团总经理Kazuyuki Kawauchi表示，“依据与Cadence签订的协议，我们所有的设计中心和富士通集团在全球各地的公司将配备大量的EDA工具以及新的设计方法以做到充分利用。现在，我们可以解决在开发0.13微米以下工艺、大容量的SoCs中所遇到的最具挑战性的问题-设计反复，从而使我们更能够准确地制定设计进度。本协议实施后，我坚信过去出现的设计环境受工具数量限制的情况不复存在。”
“Cadence 将为富士通片上系统提供全方位的解决方案，包括从上游到下游的设计、实现、验证以及生产的全过程”，Cadence日本设计系统公司总裁Ryoichi Kawashima 表示，“此项创新协议在其大型规模、全面性以及企业级方法方面都是独一无二的，是其它EDA公司从未尝试过的。我们承诺为富士通公司在全球的设计中心提供支持。”
Glossary and Notes 术语及注释
*1. Cadence 的“主要设计伙伴”协议：
主要设计伙伴协议将客户关系从工具关系扩大到包括完全的商务解决方案的客户关系。它包括建立商业模式，直接为客户的业务成功提供服务，帮助他们降低拥有总成本，减少设计风险和优化设计链。
*2. EDA（电子设计自动化）：是一项使各种电子系统以及系统所包含的半导体和印制电路板能够进行自动设计的技术
*3. 物理原型：一项SoC设计方法，能在版图设计前查找问题并采取措施解决这些问题。使用这种方法能够将设计反复减少到最小化，如果采用传统的设计方法要花费好几个月的时间才能完成。本方案还可以减少设计流程，提高设计周期精确度，提前确定功率消耗及芯片尺寸的最佳条件。Cadence的SoC Encounter™促进了物理原型。
关于富士通
富士通是世界领先的IT供应商并为全球市场提供通信解决方案，以其尖端的技术，可靠的计算与通讯平台并集合了世界范围的系统服务专家，为客户提供综合解决方案。富士通有限公司(TSE:6702)总部设在日本东京。据报道，2004年3月31日其财政年度累计收入达4，700，000，000，000 日元（45，000，000，000 美元）。更多信息，请访问：www,fujitsu.com
Cadence（日本）设计系统公司
Cadence（日本）设计系统公司是Cadence系统设计公司的分公司。公司拥有大约4800名员工，2003年收入约为1，100，000，000美元，是最大的电子设计技术和工程服务供应商。Cadence公司的解决方案用于促进和管理半导体、计算机系统、网络和通讯设备、消费电子以及其它各种基于电子的产品的设计工作。Cadence（日本）设计系统公司设在日本新横滨市，为日本的电子市场及客户提供电子设计自动化(EDA)解决方案。关于公司、产品以及服务等更多信息，敬请访问：http://www.cadence.co.jp.
目前，开发先进的片上系统急需新的设计方法，尤其对于最近应用了90纳米以下工艺的片上系统设计。由于技术的不断进步以及市场价格的波动，导致半导体工业产品的生产周期缩短。 因此，要满足最先进的设计环境要求，及时地为世界范围的设计实现配置最新的设计方法，困难重重。
富士通和Cadence签订的主要设计伙伴(*1)协议中，计划通过缩短设计周期和提高设计质量来强化富士通公司的设计方法。作为电子设计自动化（EDA）(*2)的相关协议，本合作协议具有革命性的意义，因为它为EDA工具提供了远远超出简单的销售协议的设计解决方案。
本协议的主要内容如下:
本协议中包含好几万个Cadence 许可证书，其中SoC Encounter ™ 许可就占了很大的比例。
全球的富士通集团及其全部设计中心有权使用本协议下的所有许可。
除了基本的支持之外，Cadence 还组织人员为全球的富士通集团及其设计中心提供服务，以便充分履行本协议。
作为战略商务伙伴，富士通和Cadence将共同致力于设计与工艺技术的开发并且计划与美国和中国建立合作伙伴关系，扩大它们在世界范围内的商务协作。
根据本协议，富士通公司将为其所有的设计中心配制多种许可以及一个被称作物理原型的新设计方法 （又被称作硅虚拟原型）(*3)，从而进行0.13微米以下工艺的片上系统开发。使用世界最高标准的设计环境，设计的反复会被减少到最小化，设计周期也将大大缩短。而设计反复往往是影响交付时间的主要障碍。这种方法还能有效降低芯片尺寸和噪声，减少功率的消耗。
具备了这些优势条件，富士通公司能够确定SoC设计进度并最终实现设计。这项工作对客户来说极为重要，对于客户产品开发进度的制定也起到了至关重要的作用。
作为SoC设计技术的伙伴（不同于一般的EDA供应商），Cadence 通过在公司内部设立一个团队组织，专门为富士通SoC业务提供支持。该组织致力于为富士通全球的设计中心提供集中的支持服务。
富士通有限公司LSI商务集团总裁兼公司高级副总裁，Shigeru Fujii表示，“LSI 作为一项新技术，其功能的复杂性不断增强，容量也在不断加大，因此，设计、开发工作愈发困难，对于缩短开发周期的需求越大。为了克服这些问题，富士通公司正在制定一项新的集成元件制造厂商（IDM）的商业模式，在这种商业模式中，我们与客户及供应商建立战略伙伴关系。与Cadence所签订的该项协议是IDM商业模式的一部分。我们将通过更新我们的开发环境达到国际最高标准，帮助我们的客户提高产品竞争能力。”
富士通有限公司设计方法开发部，LSI集团总经理Kazuyuki Kawauchi表示，“依据与Cadence签订的协议，我们所有的设计中心和富士通集团在全球各地的公司将配备大量的EDA工具以及新的设计方法以做到充分利用。现在，我们可以解决在开发0.13微米以下工艺、大容量的SoCs中所遇到的最具挑战性的问题-设计反复，从而使我们更能够准确地制定设计进度。本协议实施后，我坚信过去出现的设计环境受工具数量限制的情况不复存在。”
“Cadence 将为富士通片上系统提供全方位的解决方案，包括从上游到下游的设计、实现、验证以及生产的全过程”，Cadence日本设计系统公司总裁Ryoichi Kawashima 表示，“此项创新协议在其大型规模、全面性以及企业级方法方面都是独一无二的，是其它EDA公司从未尝试过的。我们承诺为富士通公司在全球的设计中心提供支持。”
Glossary and Notes 术语及注释
*1. Cadence 的“主要设计伙伴”协议：
主要设计伙伴协议将客户关系从工具关系扩大到包括完全的商务解决方案的客户关系。它包括建立商业模式，直接为客户的业务成功提供服务，帮助他们降低拥有总成本，减少设计风险和优化设计链。
*2. EDA（电子设计自动化）：是一项使各种电子系统以及系统所包含的半导体和印制电路板能够进行自动设计的技术
*3. 物理原型：一项SoC设计方法，能在版图设计前查找问题并采取措施解决这些问题。使用这种方法能够将设计反复减少到最小化，如果采用传统的设计方法要花费好几个月的时间才能完成。本方案还可以减少设计流程，提高设计周期精确度，提前确定功率消耗及芯片尺寸的最佳条件。Cadence的SoC Encounter™促进了物理原型。
关于富士通
富士通是世界领先的IT供应商并为全球市场提供通信解决方案，以其尖端的技术，可靠的计算与通讯平台并集合了世界范围的系统服务专家，为客户提供综合解决方案。富士通有限公司(TSE:6702)总部设在日本东京。据报道，2004年3月31日其财政年度累计收入达4，700，000，000，000 日元（45，000，000，000 美元）。更多信息，请访问：www,fujitsu.com
Cadence（日本）设计系统公司
Cadence（日本）设计系统公司是Cadence系统设计公司的分公司。公司拥有大约4800名员工，2003年收入约为1，100，000，000美元，是最大的电子设计技术和工程服务供应商。Cadence公司的解决方案用于促进和管理半导体、计算机系统、网络和通讯设备、消费电子以及其它各种基于电子的产品的设计工作。Cadence（日本）设计系统公司设在日本新横滨市，为日本的电子市场及客户提供电子设计自动化(EDA)解决方案。关于公司、产品以及服务等更多信息，敬请访问：http://www.cadence.co.jp.
