Cadence设计系统有限公司（纳斯达克代码： CDNS） 和香港应用科技研究院有限公司（简称「应科院」）今日联合宣布，应科院已经选择Cadence作为其研发和工程部门主要的EDA解决方案提供商。 这两家公司续签了早前达成的合作协议，协议的总金额未向外界透露。
通过这个协议，应科院可以采用Cadence 最新的EDA 设计技术和服务，以满足其在低功耗IC设计、无线和有线通信、先进的封装和系统设计等方面的设计需要。依据该协议，应科院可以采用Cadence广泛的软件和服务，包括Cadence Encounter 数字IC设计平台、Virtuoso 定制设计平台、Allegro系统互连设计平台、Incisive功能验证平台以及可制造性设计(DFM) 技术。
“通过对Cadence产品性能，特别是在低功耗设计方面，深入彻底的技术评估，我们认为Cadence能够提供广泛的EDA技术以满足我们研发中心和工程部门的需求，”应科院副总裁兼研发中心负责人招炳耀先生表示，“与Cadence续约有助于我们更有效的，更经济的取得最好的成果，优化低功耗设计并加快产品上市周期。”
应科院的IC设计主要致力于加强香港及珠江三角洲的IC设计行业的技术根基，以帮助这一地区更好的把握未来全球半导体市场特别是中国市场增长所带来的机遇。为了实现这一目标，应科院一直在研发复杂的小尺寸和低功耗的系统级芯片设计（SoC）。选择Cadence作为主要EDA解决方案提供商，应科院可以整合其设计技术并在整个机构建立起通用的设计工具和流程，从而减少冗余，提高效率并降低成本。
“Cadence 非常高兴能够与应科院建立起如此密切的合作关系。 我们期待双方合作开发出创新的解决方案以应对下一代的设计和制造将面临的挑战，” Cadence全球副总裁兼亚太区总裁居龙表示，“随着设计的复杂性日益增加，业界领先厂商之间的战略合作将是确保共赢的唯一出路。”
通过这个协议，应科院可以采用Cadence 最新的EDA 设计技术和服务，以满足其在低功耗IC设计、无线和有线通信、先进的封装和系统设计等方面的设计需要。依据该协议，应科院可以采用Cadence广泛的软件和服务，包括Cadence Encounter 数字IC设计平台、Virtuoso 定制设计平台、Allegro系统互连设计平台、Incisive功能验证平台以及可制造性设计(DFM) 技术。
“通过对Cadence产品性能，特别是在低功耗设计方面，深入彻底的技术评估，我们认为Cadence能够提供广泛的EDA技术以满足我们研发中心和工程部门的需求，”应科院副总裁兼研发中心负责人招炳耀先生表示，“与Cadence续约有助于我们更有效的，更经济的取得最好的成果，优化低功耗设计并加快产品上市周期。”
应科院的IC设计主要致力于加强香港及珠江三角洲的IC设计行业的技术根基，以帮助这一地区更好的把握未来全球半导体市场特别是中国市场增长所带来的机遇。为了实现这一目标，应科院一直在研发复杂的小尺寸和低功耗的系统级芯片设计（SoC）。选择Cadence作为主要EDA解决方案提供商，应科院可以整合其设计技术并在整个机构建立起通用的设计工具和流程，从而减少冗余，提高效率并降低成本。
“Cadence 非常高兴能够与应科院建立起如此密切的合作关系。 我们期待双方合作开发出创新的解决方案以应对下一代的设计和制造将面临的挑战，” Cadence全球副总裁兼亚太区总裁居龙表示，“随着设计的复杂性日益增加，业界领先厂商之间的战略合作将是确保共赢的唯一出路。”
