业界领先的半导体设计与验证软件供应商 Synplicity 公司（纳斯达克上市代号：SYNP）日前发布了其 TotalRecall™完全可视化技术的详细说明。Synplicity 相信这项新技术使设计人员能够迅速找出问题所在并确保排除故障，从而大幅提高 FPGA 原型设计在 ASIC 验证工具中的使用率。TotalRecall 技术使调试过程中的可视化程度达到甚至超过模拟器，且其运行速度是模拟器的 10 倍乃至 100 倍。此外，该创新型技术还能捕获故障发生前和之后的全部信号信息。
TotalRecall 技术能捕获整个设计（模块或完整芯片）过程中的所有信号，其中包括存储器状态、故障发生点之前用户定义的周期数等。整个设计状态以及自动生成的测试工作台随后可导出至 HDL 模拟器，根据需要多次重放，直到找出问题并确保故障排除为止。TotalRecall 专利技术的独特性在于，我们能用与第一处故障的信号完全相同的信号值在模拟环境中检测故障是否成功排除。
TotalRecall 技术通过在硬件中集成断言功能还可支持强大的硬件验证技术。许多 IC 设计人员在设计流程中使用断言功能，但由于模拟速度较慢，难以充分发挥验证功能。在 FPGA 硬件中合成断言功能后，由于断言检测的速度提高，我们可以全面采用断言功能，从而有助于验证工作。举例来说，如果我们在手机引导程序(boot up sequence)中只采用软件模拟器的话，那么完成引导程序时间会超过 30 天。但如果采用运行速度达 20 MHz 的 FPGA 原型设计，那么相同的引导程序所需时间仅为 3 秒钟，从而能全面发挥断言功能，以便快速检测故障并确保故障被有效而迅速排除[1]。我们将 FPGA 原型设计、断言合成以及 TotalRecall 技术完美结合在一起，不仅能够快速检测故障，而且还能避免采用其他方法进行验证时可能发生的故障漏检或无法检测到的情况。
Synplicity 的总裁兼首席执行官 (CEO) Gary Meyers 指出：“就提高调试可视性和工作效率而言，TotalRecall 技术迈出了激动人心的一步。TotalRecall 技术结合了 FPGA 原型设计现有的高性能与低成本优势，将使原型设计方法成为 ASIC 验证的首选方法。”
与其他解决方案不同，TotalRecall 技术还可用来查找实时运行硬件条件下的非确定性故障。对这类故障以及其他少见故障来说，我们几乎不可能确定通过修改 RTL 代码就能真正地排除故障。在此情况下，我们将 TotalRecall 技术与 FPGA 原型设计的高速度相结合，就能在故障发生前后实现全面的设计可视性，并为用户提供故障是否排除所需的完整环境，这一功能是非常独特的。
Synplicity 看好 TotalRecall 技术的前景，认为它能与项目以外的合作伙伴的技术实现完美集成，特别适于配合原型设计项目合作伙伴的技术。Synplicity 将开发参考设计流程，并与各大模拟环境进行集成。我们将在 2007 年年中提供采用 TotalRecall 技术的产品的更多详情。
关于 Synplicity 在原型设计项目中的合作伙伴
众多全球领先的 FPGA 原型板厂商均加入了 Synplicity 的原型设计合作伙伴 (PIP) 项目，以便利用 Synplicity 的工具开发原型板的设计流程。根据 PIP 项目，我们可以明确 Synplicity 原型设计应用和配套 RTL 功能原型设计软硬件和设计服务的相关技术，并检验有关技术是否达标。
项目成员包括 Altera、AMO GmbH、ARM、The Dini Group、EVE、Flexody、GiDEL、HARDI Electronics、Nallatech、ProDesign 以及 SK-Electronics Co等。如欲了解 Synplicity 原型设计合作伙伴的更多详情，敬请访问以下网址：http://www.synplicity.com/partners/pip/index.html。
关于 Synplicity
Synplicity®有限公司（纳斯达克代号：SYNP）是创新软件解决方案领域的顶级供应商，可进行可编程逻辑组件（FPGA、PLD和CPLD）迅速有效的设计，广泛应用于通信、军事/航空、消费类产品、半导体、电脑以及其它电子系统市场。Synplicity有限公司提供的工具拥有出色的性能、优惠的成本以及加速上市时间等特点，能够简化、提高FPGA、ASIC验证以及DSP设计者进行主要设计规划、逻辑综合以及物理综合的过程，提高这个过程的自动化程度。Synplicity有限公司是FPGA合成解决方案的头号供应商，曾经于2004年和2005年两年在EE Times杂志年度FPGA客户调查中名列客户满意程度排行榜的第一名。Synplicity有限公司的产品支持行业标准设计语言（VHDL和Verilog），可以在通用平台上运行。公司在全球设立了二十多个分支机构，总部设在加州的桑尼维尔市。如果想要了解更多信息，敬请访问公司网站 http://www.synplicity.com。
TotalRecall 技术能捕获整个设计（模块或完整芯片）过程中的所有信号，其中包括存储器状态、故障发生点之前用户定义的周期数等。整个设计状态以及自动生成的测试工作台随后可导出至 HDL 模拟器，根据需要多次重放，直到找出问题并确保故障排除为止。TotalRecall 专利技术的独特性在于，我们能用与第一处故障的信号完全相同的信号值在模拟环境中检测故障是否成功排除。
TotalRecall 技术通过在硬件中集成断言功能还可支持强大的硬件验证技术。许多 IC 设计人员在设计流程中使用断言功能，但由于模拟速度较慢，难以充分发挥验证功能。在 FPGA 硬件中合成断言功能后，由于断言检测的速度提高，我们可以全面采用断言功能，从而有助于验证工作。举例来说，如果我们在手机引导程序(boot up sequence)中只采用软件模拟器的话，那么完成引导程序时间会超过 30 天。但如果采用运行速度达 20 MHz 的 FPGA 原型设计，那么相同的引导程序所需时间仅为 3 秒钟，从而能全面发挥断言功能，以便快速检测故障并确保故障被有效而迅速排除[1]。我们将 FPGA 原型设计、断言合成以及 TotalRecall 技术完美结合在一起，不仅能够快速检测故障，而且还能避免采用其他方法进行验证时可能发生的故障漏检或无法检测到的情况。
Synplicity 的总裁兼首席执行官 (CEO) Gary Meyers 指出：“就提高调试可视性和工作效率而言，TotalRecall 技术迈出了激动人心的一步。TotalRecall 技术结合了 FPGA 原型设计现有的高性能与低成本优势，将使原型设计方法成为 ASIC 验证的首选方法。”
与其他解决方案不同，TotalRecall 技术还可用来查找实时运行硬件条件下的非确定性故障。对这类故障以及其他少见故障来说，我们几乎不可能确定通过修改 RTL 代码就能真正地排除故障。在此情况下，我们将 TotalRecall 技术与 FPGA 原型设计的高速度相结合，就能在故障发生前后实现全面的设计可视性，并为用户提供故障是否排除所需的完整环境，这一功能是非常独特的。
Synplicity 看好 TotalRecall 技术的前景，认为它能与项目以外的合作伙伴的技术实现完美集成，特别适于配合原型设计项目合作伙伴的技术。Synplicity 将开发参考设计流程，并与各大模拟环境进行集成。我们将在 2007 年年中提供采用 TotalRecall 技术的产品的更多详情。
关于 Synplicity 在原型设计项目中的合作伙伴
众多全球领先的 FPGA 原型板厂商均加入了 Synplicity 的原型设计合作伙伴 (PIP) 项目，以便利用 Synplicity 的工具开发原型板的设计流程。根据 PIP 项目，我们可以明确 Synplicity 原型设计应用和配套 RTL 功能原型设计软硬件和设计服务的相关技术，并检验有关技术是否达标。
项目成员包括 Altera、AMO GmbH、ARM、The Dini Group、EVE、Flexody、GiDEL、HARDI Electronics、Nallatech、ProDesign 以及 SK-Electronics Co等。如欲了解 Synplicity 原型设计合作伙伴的更多详情，敬请访问以下网址：http://www.synplicity.com/partners/pip/index.html。
关于 Synplicity
Synplicity®有限公司（纳斯达克代号：SYNP）是创新软件解决方案领域的顶级供应商，可进行可编程逻辑组件（FPGA、PLD和CPLD）迅速有效的设计，广泛应用于通信、军事/航空、消费类产品、半导体、电脑以及其它电子系统市场。Synplicity有限公司提供的工具拥有出色的性能、优惠的成本以及加速上市时间等特点，能够简化、提高FPGA、ASIC验证以及DSP设计者进行主要设计规划、逻辑综合以及物理综合的过程，提高这个过程的自动化程度。Synplicity有限公司是FPGA合成解决方案的头号供应商，曾经于2004年和2005年两年在EE Times杂志年度FPGA客户调查中名列客户满意程度排行榜的第一名。Synplicity有限公司的产品支持行业标准设计语言（VHDL和Verilog），可以在通用平台上运行。公司在全球设立了二十多个分支机构，总部设在加州的桑尼维尔市。如果想要了解更多信息，敬请访问公司网站 http://www.synplicity.com。
