受到物联网 (IoT) 对小体积、多功能电子组件需求的带动，让扇出型 (Fan- out) 封装备受关注，而底部填充胶 (Underfill) 费用又不低；因此，近几年对于点胶 (Dispensing) 与除泡 (De-void) 技术的讨论亦相当热烈。在历经焊接、回焊后须清洗残留物，才能依序进行预烘烤、电浆 (plasma)、填胶及加热固化；作业过程若不慎产生气泡 (void)，对制造良率及组件测试可靠度是一记重击。
成立届十个年头、以＂工艺方案供货商＂自诩的印能科技 (APT)，创立之初就专注于封装黏着材料的除泡技术；业务经理吴百佑表示，印能科技为全球除泡系统的市占龙头，迄今在世界各地已出货 800 套。基于成本与质量综合考虑，印能科技锁定＂毛细底部充填＂(CUF) 工艺、于 2014 年推出＂Void Termination Solution＂(VTS)，要求零气泡、极速点胶产出，以及资本支出和晶圆级封装 (WLP) 优化；主要客群为倒装芯片球栅式数组封装 (FCBGA) 与表面黏着 (SMT) 模块厂商。
照片人物：印能科技 (APT) 业务经理吴百佑
VTS 最大优势在于：不需电浆清洗、成本较＂封膜底部充填＂(MUF) 低，但一样能达成高质量效果。其工作原理为：将高分子黏着材料加热分解 (Dissolution) 成液态后，利用压力烤箱提高液体对气体的溶解率，让高分子材料吸收空气。等到近沸腾时，原本溶于液态中的气体分子会通过扩散 (Diffusion) 现象将气体排出；最后，再藉反复震荡将填充胶中的大气泡分解成小气泡做调整 (Modulation)，使其更容易被挤压出来。
相较于同业主张以更高压的压力烤箱做烘烤，印能科技反而倾向往 5 公斤以下的轻量发展，以免伤及当中对压力敏感的组件。2016 年，印能科技已成功达阵 CUF 搭配二次注塑模 (Overmold) 成本低于 MUF 的目标；今年，拜自身除泡技术精进所赐，若用户的助焊剂残渣可溶于填充胶，更可进一步跳过清洗和预烘烤步骤，以撙节无尘室空间和资本支出。尤其，某些产品并不适合电浆清洗，如：堆栈封装 (PoP)。
因为向上堆栈的 PoP，凸块 (bump) 只出现在根部，而填充胶的毛细作用会沿着凸块周围行进；打了电浆后，更容易产生大气泡。此外，经过三年市场淬炼，印能科技证明以 U 形取代传统 I 形点胶方式，可避免填充胶过度堆积在某一个点上造成浪费，可节约 10%～25% 的填充胶用量、增加三倍产量；同时能加快点胶速度、实现零气泡质量并简化工艺——传统点胶方式须慢慢画出型态 (pattern)，在这段额外的等待时间，亦会增加气泡生成的风险。
