当前位置： CompoTech China > 业界资讯 >
2021年10月8日--随着可穿戴电子产品和耳机市场的急剧增长，芯片架构师们试图为其增加更多的功能或“智能”，以创造产品的差异化。这些额外的智能意味着设计人员需要向芯片添加更多的嵌入式存储器，从而导致功耗需求增加。在某些设计中，这些存储器的功耗需求甚至可占设备总功率的 50%。对于受限于外形尺寸的电池供电的产品来说，这给设计团队创造可行产品带来了巨大的挑战。
“这就是我们的 EverOn 超低功耗存储器让这些设计变得可行的地方，因为它们需要的功耗比标准‘现成’的存储器低 50%”，sureCore 的首席执行官保罗.威尔斯(Paul Wells )解释说---sureCore是一个超低功耗嵌入式存储器方面的专家。“设计人员认为，额外功能的功耗是对下一代设备的真正制约，因此，我们正在为智能手表、健身追踪器和耳机等签署多项许可协议。我们的 SRAM IP 在“先进工艺代工厂”中经过硅验证，使客户能够最大限度地减少功率需求的增加并加快上市时间”。
利用低电压来降低运行功率的设计方法，正变得越来越普遍。这是根据程序处理的需求，动态地降低工作电压来实现的。标准逻辑单元经过精心的设计，可以在很宽的电压范围内工作，通常接近阈值电压。然而，现成的 SRAM IP 只能在工艺标称电压附近运行。如果将两者集成在同一芯片上，就意味着有两个不同的电源轨和电平转换电路，为了给存储器和用来处理不同电压域之间信号交叉的电路提供更高的电压，这会产生很大的功耗。 这无疑增加了设计及其验证的复杂性，同时也增加了芯片的面积。
然而，EverOn™ SRAM IP 正是专门为这种类型的系统设计的。在这些系统中，电压经过调整以节省功耗---从工艺标称工作电压一直到维持电压(retention voltage)，有效地规定了可能的最低工作电压。在领先的 40 纳米工艺技术中，这意味着从 1.21V 降至 0.6V，无需任何额外的电路。因此，可以根据操作的性能要求，动态地上下调整芯片的电压以节省功耗。例如，这可能是从高性能模式到低性能模式，甚至是等待唤醒事件的监控状态，这使得芯片设计变得更简单。相比之下，调整传统内存的芯片电压要复杂得多，虽然逻辑部分很容易下降，但内存电压仍需要保持在一个较高的工作电压上。
现成的 SRAM IP 优化通常追求高密度或者高速度，而不是对功率进行优化。然而如上所述，这对可变电压、功率优化系统的集成提出了挑战。EverOn™ 通过使用sureCore 获得专利的SMART-Assist™ 电路来实现工作电压的灵活性，该电路是IP 的一部分，从而大大简化了集成和验证要求。因此，与传统方法相比，这种方法是架构师实现高达 50% 节能的有效策略。
“能够简单地、动态地降低芯片电压是节能的关键” ，sureCore 的 首席技术官托尼.斯坦斯菲尔德(Tony Stansfield )解释说，“因为功率与电压的平方成正比。例如，如果电压从 0.9V 降到 0.6V，约减少一半的功耗。在电池供电的设备中，低功耗至关重要，因此在具有大量内存的设计中，这种节省量是有重要意义的。让设备“更智能”是一种持续的驱动，然而更智能就意味着增加内存量，所以这些内存的功耗必须是精确设计的，才能使功率预算和电池容量计算正常工作。EverOn 超低功耗内存使下一代智能的电池供电设备变得可能”。
sureCore™ --当低功耗至上时™
sureCore 是超低功耗嵌入式存储器专家，是低功耗创新者，通过一系列超低功耗存储器设计服务和标准 IP 产品组合，使 IC 设计社区能够满足激进的功耗预算。sureCore 的低功耗工程方法和设计流程通过全面的产品和设计服务组合满足最严格的内存要求，为客户创造明显的市场差异化。该公司的低功耗产品线包括一系列近阈值、经过硅验证、独立于工艺的 SRAM IP。
本月热点 HOME
