当前位置： CompoTech China > 厂商大本营（旧版） >
先前曾经提过，HDMI技术采用厂商在4类产品(来源设备、终端设备、复送器与缆线)当中，所开发的第一台HDMI产品，必须送往HDMI ATC接受认证。只要某类别中的第一台产品通过ATC兼容性认证，技术采用厂商即可对未来产品进行内部的兼容性自我测试，也可以继续将产品提交ATC认证。
技术采用厂商在提交产品进行测试时，必须一并送出产品、操作指南与操作产品所需的其它所有设备。例如，许多STB产品要求广播品质的来源信号才能正常运作。HDMI ATC并未配备有线电视或卫星电视信号源设备，因此STB制造商必须提供能让产品之HDMI输出端正常运作的信号来源。
提交的来源或复送器DUT必须能够中止HDCP加密以进行测试，此外还必须随测试产品附上两份表格。HDMI申请表包括所有的申请人联系信息和产品信息。制造商可以在HDMI申请表中，列出相同系列的多项产品。必须要与提交测试的产品使用相同的HDMI软硬件(终端设备则还需要相同的EDID)，才能列为系列产品。第二份表格为性能声明表(CDF)。CDF详细描述产品的HDMI性能以及所有应测试兼容性的功能。这是ATC技师决定DUT测试项目的指南。
每家ATC都独立经营，并自行设定价格与商业条款。因此，与各间ATC交涉的过程可能会稍微不同。
来源设计方法
在下面两节当中，我们将探讨ATC认证失败最常见的设计问题，以及如何避免这些失败的一些良好设计方法。本节主要针对来源设备设计，下一节则针对终端设备设计。
读取EDID
尽管来源设备对EDID的要求与EDID的读取规定相当简单，但它也在提交ATC认证的产品中，最主要的失败项目之一。来源设备必须能读取最大32K字节的数据。来源设备的设计必须能读取EDID 1.3结构以及其后的CEA时序延伸(Timing Extension)。来源设计也必须能使用E-DDC指定的60h区段缓存器，读取更大且带有延伸图(Extension Map)的EDID 1.3结构。
HDMI接口具有热插侦测(HPD)信号。终端设备需要将HPD信号拉低以提示E-EDID结构变化。当HPD信号拉低时，来源设备就必须读取EDID。设计来源设备的EDID读取方式时，请考虑到来源设备应当感测到HPD上100ms或以上的拉低信号，其必须读取EDID以了解终端设备是否出现变化。
DDC/CEC电容与电压
DDC实体连接为根据I2C总线所设计的数据(SDA)与时钟(SCL)总线。I2C兼容性是DDC兼容性的重要一环，而DDC又是HDMI兼容性的关键。在典型的设计中，通常以电阻器或比较罕见的电流来源被动拉高I2C总线。HDMI的最大电容性负载设于800 pF，能在HDMI指定的最大时钟100kHz，于I2C总线达到可接受的上升时间。800 pF的最大电容性负载分别配置于来源设备(50 pF)、缆线(700 pF)与终端设备(50 pF)之间。因此来源设备与终端设备都必须将DDC电容控制在50 pF以下，才能通过兼容性测试。
HDMI消费性电子产品控制(CEC)线在设备之间，传输播放、录制与待命这类高端指令。HDMI将CEC电容设定限度为100pF。设计DDC总线与CEC线时，必须将电容保持在最小。应避免使用任何以高寄生电容直接连接至DDC总线或CEC信号线的设备。
为了与I2C完全兼容，HDMI指定DDC总线必须提供5.0 V±10%的高电压。设计师应确定让DDC高电压介于4.5 V～5.5 V之间，以通过HDMI的兼容性测试。对于无CEC功能的产品。最佳作法是绝对不将设备连接至CEC信号。所有其它作法都可能劣化与其它设备之间的CEC通信。对于支持CEC的设备而言，在设计CEC驱动器与支持电路时，必须特别小心符合指定的信号上升与下降时序限度，避免过度漏电流的出现－即使是在DUT处于关机或从AC电源拔除插头的状态下。
这也是终端设备设计上常见的失败作法，设计师应更加留意DDC/CEC的电容和电压需求。
详细请看9月刊……
技术采用厂商在提交产品进行测试时，必须一并送出产品、操作指南与操作产品所需的其它所有设备。例如，许多STB产品要求广播品质的来源信号才能正常运作。HDMI ATC并未配备有线电视或卫星电视信号源设备，因此STB制造商必须提供能让产品之HDMI输出端正常运作的信号来源。
提交的来源或复送器DUT必须能够中止HDCP加密以进行测试，此外还必须随测试产品附上两份表格。HDMI申请表包括所有的申请人联系信息和产品信息。制造商可以在HDMI申请表中，列出相同系列的多项产品。必须要与提交测试的产品使用相同的HDMI软硬件(终端设备则还需要相同的EDID)，才能列为系列产品。第二份表格为性能声明表(CDF)。CDF详细描述产品的HDMI性能以及所有应测试兼容性的功能。这是ATC技师决定DUT测试项目的指南。
每家ATC都独立经营，并自行设定价格与商业条款。因此，与各间ATC交涉的过程可能会稍微不同。
来源设计方法
在下面两节当中，我们将探讨ATC认证失败最常见的设计问题，以及如何避免这些失败的一些良好设计方法。本节主要针对来源设备设计，下一节则针对终端设备设计。
读取EDID
尽管来源设备对EDID的要求与EDID的读取规定相当简单，但它也在提交ATC认证的产品中，最主要的失败项目之一。来源设备必须能读取最大32K字节的数据。来源设备的设计必须能读取EDID 1.3结构以及其后的CEA时序延伸(Timing Extension)。来源设计也必须能使用E-DDC指定的60h区段缓存器，读取更大且带有延伸图(Extension Map)的EDID 1.3结构。
HDMI接口具有热插侦测(HPD)信号。终端设备需要将HPD信号拉低以提示E-EDID结构变化。当HPD信号拉低时，来源设备就必须读取EDID。设计来源设备的EDID读取方式时，请考虑到来源设备应当感测到HPD上100ms或以上的拉低信号，其必须读取EDID以了解终端设备是否出现变化。
DDC/CEC电容与电压
DDC实体连接为根据I2C总线所设计的数据(SDA)与时钟(SCL)总线。I2C兼容性是DDC兼容性的重要一环，而DDC又是HDMI兼容性的关键。在典型的设计中，通常以电阻器或比较罕见的电流来源被动拉高I2C总线。HDMI的最大电容性负载设于800 pF，能在HDMI指定的最大时钟100kHz，于I2C总线达到可接受的上升时间。800 pF的最大电容性负载分别配置于来源设备(50 pF)、缆线(700 pF)与终端设备(50 pF)之间。因此来源设备与终端设备都必须将DDC电容控制在50 pF以下，才能通过兼容性测试。
HDMI消费性电子产品控制(CEC)线在设备之间，传输播放、录制与待命这类高端指令。HDMI将CEC电容设定限度为100pF。设计DDC总线与CEC线时，必须将电容保持在最小。应避免使用任何以高寄生电容直接连接至DDC总线或CEC信号线的设备。
为了与I2C完全兼容，HDMI指定DDC总线必须提供5.0 V±10%的高电压。设计师应确定让DDC高电压介于4.5 V～5.5 V之间，以通过HDMI的兼容性测试。对于无CEC功能的产品。最佳作法是绝对不将设备连接至CEC信号。所有其它作法都可能劣化与其它设备之间的CEC通信。对于支持CEC的设备而言，在设计CEC驱动器与支持电路时，必须特别小心符合指定的信号上升与下降时序限度，避免过度漏电流的出现－即使是在DUT处于关机或从AC电源拔除插头的状态下。
这也是终端设备设计上常见的失败作法，设计师应更加留意DDC/CEC的电容和电压需求。
详细请看9月刊……
