当前位置： CompoTech China > 厂商大本营（旧版） >
由于超便携式产品的工作速度越来越快，信号数量越来越多，传统的并行信号传输方法已再不敷应用。通过将数据流串行化，便携式产品的设计人员能够获得与笔记本电脑、多功能打印机及其它数字应用相类似的优势，包括：(1)减少布线和连接器的数目；(2)增强布线灵活性；(3)无需电平转换器、屏蔽和电磁干扰(EMI)滤波器；(4)提高功能。
当中的关键在于差分信号技术。差分信号具有串行化所需的高速度，并提供极低功耗和EMI的环境。通过使用两种不同的差分信号技术，即电流传输逻辑(Current Transfer Logic，CTL)和增强型低压差分信号(Low Voltage Differential Signal，LVDS)技术LpLVDS，系统设计人员具备了独特的能力，可以进行灵活的设计。对于超便携式产品，正确的SerDes(串化器/解串器)解决方案能把布线数目减少1/10、将EMI降低30dBm～40dBm，并且与现有的设计配合而无需改变任何架构，同时提供极小的封装尺寸，小至15.75mm2。
差分信号之外的替代技术
现在，手机面对的问题与笔记本电脑约10年前所经历的问题类似。显示器提供的分辨率很高，颜色也很多。此外，手机的功能正不断增加，如相机等。相机信号通过流行的翻盖式手机的绞链发送出去。手机显示屏有时采用双向微控制器(MCU)接口来连接基站和显示器，以便降低功耗。这两种新应用需求向串化器提出了挑战：如何有效地提供双向串行化。而差分信号的双向串行化则可解决这个问题。
差分信号在接收器端工作，并比较两路信号的分别(故名为差分)。一般来说，一路信号中的感应噪声也会被感应进入另一路信号中(即共模噪声)，因此两路信号之间的差值不受影响。这个现象使得差分信号可以在较单端信号(single-ended signal)低得多的信号电平中工作。
不过，在过去10年来，业界一直致力于进行串行化的集成，当中所面对的一些主要问题包括串行化所需的高速时钟，以及高性能差分信号所需高度匹配的I/O。由于功率的要求高，加上器件其余部分产生的噪声问题，高速信号集成是一个难度极高的挑战。
LVDS的低功率需求和出色的噪声特性使它成为超大规模集成电路(VLSI)的一个重大突破。LVDS几乎是无噪声的技术，同时具有卓越的抑制共模噪声能力。不过，由于这种技术的电压浮动减小，减弱了集成差分信号的能力，使得它对VLSI器件的数字元件所产生的噪声更为敏感。为了克服这些问题，飞兆半导体开发出两种新技术：LpLVDS和CTL，可以满足超便携式市场的需要。
LpLVDS是面向短距离和低功耗应用的新一代LVDS技术，针对那些需要新一代功率、尺寸、EMI和成本性能的便携式应用而设。LpLVDS和LVDS能相互操作，以满足具有100Ω终端电阻的电流模式差分信号的LVDS标准。但较之于LVDS，LpLVDS具有更低电压浮动(250mv)、低功耗(4x或每通道最大约5mW)、较慢的边缘速率(edge rates)(2x)以获得更低的EMI，并能在更宽的电压范围内(1.5V～3.3V)工作。
CTL是用于更短距离的新一代差分信号技术。它是第一种用于感测接收器电流方向的差分信号技术，能够促进I/O的发展，适用于那些要求较LpLVDS更低功耗、尺寸和EMI的便携式应用。关键参数包括更小的电压浮动(大约50mV)、更低的功耗(较LpLVDS约低5倍，在1.8Vcc下每通道功率不超过1mW)、更大的工作电压范围(1.5V～3.3V)，以及显著减小的EMI(在基频下约为-90dB)。更重要的是，谐波的间距足够宽，在许多情况下能避开无线工作所要求的频率。
EMI测量可对这些技术与现有的方法进行比较。图1显示单端电流感测技术的EMI测量值为-46dBm，比较飞兆半导体的LpLVDS差分技术为-68dBm及飞兆半导体的CTL差分技术为-76dBm(最新的数据更显示该数字为-90dB)。在这些测试中，每个器件 (频谱分析仪范围设置在249.9 MHz ～250.1 MHz之间)的信号发生器在250 MHz下工作，并在10 cm的柔性电路上进行测试，无时钟抖动(clock jitter)。与基准值相比，LpLVDS的改进达20 dBm，CTL的改进达30 dB(目前已达40 dB)。该测试是利用安捷伦(Agilent)频谱分析仪的近场探针完成。
SerDes解决方案的构建模块
飞兆半导体刚宣布以μSerDesTM产品系列进军超便携式SerDes(串行解串器)市场。目前，该系列的多个产品都能提供用于超便携式和消费电子应用的灵活接口，并具有极低功耗和EMI。表1所示为这些产品的比较。相同产品但备有CTL和LpLVDS版本将以后缀“C”来表明CTL技术。
μSerDes产品适用于广泛的接口阵列，涵盖多种应用包括像素显示(如RGB和YUV)及微控制器。该产品的独特之处之一是作为唯一的串行化产品，能够以单对器件同时支持相机和LCD。而现有的产品则需要4个器件来实现这两项功能。
μSerDes产品专为超便携式应用而设，待机功率仅为100 nA，它对电池寿命极为重要。其EMI在基频下比LVCMOS低40 dB，在谐波情况下更低，使对外辐射大为下降，因而不会对无线信号造成干扰。图2显示全双向FIN24的功能模块示意图。该产品与FIN12A和FIN24A的主要区别在于寄存器输入。在A版本中，S1和S2选择锁相环(Phase Locked Loop，PLL)频率范围；在非A版本中，它们则决定是两个单向(相对方向)输出或四个单向 (相同方向)I/O。此外，字符边界发生器(Word Boundary Generator)、字符时钟发生器(Word CK Generator)、串行器和解串器控制都是相同的。除了S1和S2的分别外，两个版本的控制逻辑都一模一样。
FIN24使用一对SerDes单元，在相对方向或标准双向接口操作下，从两个不同的数据源交替导引数据流。双向数据流由流向(DIRI)控制终端来控制。通过硬连线DIRI终端，器件可配置为单向工作模式。在FIN24上，利用S1和S2模式控制终端可以选择2个或4个单向控制终端。
内部PLL产生在串行链路上进行传输所需的位时钟频率。由于超便携式设计的功率敏感性，时钟并未嵌入，因为这需要在解串器中增加额外的PLL，从而大幅提高功耗。采用创新技术提供位时钟、字符时钟和两对差分信号上的数据，优点除了能减少布线外，还可将字符边界作为一个特别序列传送，确保字符边界不会遗失。
在大多数情况下，双向操作能通过单一PLL来实现，并视乎系统参数选择单或双个PLL操作。由于该单元具有一个内部PLL和内置差分终端，这些功能的实现并毋需外部元件。利用飞兆半导体的LpLVDS技术，器件还能支持超低功耗的关断模式，可以在电池供电应用中节省功率。
除了低功率LVDS差分接口之外，该单元也有一个连接最小2mA源/漏(source/sink)的LVCMOS并行I/O接口。I/O电源范围在1.65V～3.6V之间，模拟电源为2.775V ± 5%。多模工作允许单个器件作为串化器或解串器工作。可选择的单向控制终端使串行化数据速率可达每秒780Mb。
图3所示为标准像素(如RGB或YUV)接口。典型的SerDes应用如RGB显示接口是同步的，并具有自由振荡时钟，既能用作PLL的时钟参考信号，也能作为将数据锁入串化器中的数据选通信号(data strobe signal)。RGB接口有3种形式信号：VSYNC和HSYNC控制信号、数据以及像素时钟。数据以每次一个像素的形式提供，并在时钟的上升边沿经选通进入串化器。HSYNC和VSYNC用来决定水平行(HSYNC)和帧终端(VSYNC)，并通过数据进行计时。最关键的时序是时钟和数据信号之间的建立(set-up)和保持(hold)时间。数据转换一般与时钟下降边沿同步发生。数据于是在时钟的上升边沿被闩锁在串化器或时序控制器中，一般以数据字符集中。而信号管理对于数据串行化和解串化很有帮助。
微控制器(MCU)接口与RGB接口的操作方式不同。RGB接口通常是单向只写的接口，而MCU接口既可以只写也可以是双向读/写。如图4所示，MCU接口一般有四种类型的信号，比较RGB接口只有3种。图4中的例子是只写接口。
还有一种信号类型是时钟参考信号，它必须提供给串化器作为PLL的时钟参考。参考信号的特定频率取决于串行化如何进行。最小的频率要求比所用最大的WE-Bar频率稍大。最大的频率则可以大很多，视WE-Bar LOW的最小宽度要求，以及W-Bar信号的下降沿而定。
结 语
目前已开发出两种差分串行I/O技术，CTL和LpLVDS，以满足各种超便携式应用的需要。CTL是最低功耗及EMI的解决方案，而LpLVDS(低功耗LVDS) I/O器件除了提供极低功耗和EMI之外，还具有交流耦合和直流平衡功能。首批LpLVDS和CTL产品经已推出，协助系统设计人员从并行数据转向串行数据。飞兆半导体已计划推出广泛的产品系列，引领SerDes解决方案的重要发展。
μSerDes系列的首批产品提供了功能强大的解决方案，可以满足在多个超便携式和消费电子设备平台上实现串行化的所有需求。然而，这仅仅是个开端，飞兆半导体经已做好计划，继续保持其领先地位，并且大幅提升其SerDes产品的性能及拓宽其应用范围。
当中的关键在于差分信号技术。差分信号具有串行化所需的高速度，并提供极低功耗和EMI的环境。通过使用两种不同的差分信号技术，即电流传输逻辑(Current Transfer Logic，CTL)和增强型低压差分信号(Low Voltage Differential Signal，LVDS)技术LpLVDS，系统设计人员具备了独特的能力，可以进行灵活的设计。对于超便携式产品，正确的SerDes(串化器/解串器)解决方案能把布线数目减少1/10、将EMI降低30dBm～40dBm，并且与现有的设计配合而无需改变任何架构，同时提供极小的封装尺寸，小至15.75mm2。
差分信号之外的替代技术
现在，手机面对的问题与笔记本电脑约10年前所经历的问题类似。显示器提供的分辨率很高，颜色也很多。此外，手机的功能正不断增加，如相机等。相机信号通过流行的翻盖式手机的绞链发送出去。手机显示屏有时采用双向微控制器(MCU)接口来连接基站和显示器，以便降低功耗。这两种新应用需求向串化器提出了挑战：如何有效地提供双向串行化。而差分信号的双向串行化则可解决这个问题。
差分信号在接收器端工作，并比较两路信号的分别(故名为差分)。一般来说，一路信号中的感应噪声也会被感应进入另一路信号中(即共模噪声)，因此两路信号之间的差值不受影响。这个现象使得差分信号可以在较单端信号(single-ended signal)低得多的信号电平中工作。
不过，在过去10年来，业界一直致力于进行串行化的集成，当中所面对的一些主要问题包括串行化所需的高速时钟，以及高性能差分信号所需高度匹配的I/O。由于功率的要求高，加上器件其余部分产生的噪声问题，高速信号集成是一个难度极高的挑战。
LVDS的低功率需求和出色的噪声特性使它成为超大规模集成电路(VLSI)的一个重大突破。LVDS几乎是无噪声的技术，同时具有卓越的抑制共模噪声能力。不过，由于这种技术的电压浮动减小，减弱了集成差分信号的能力，使得它对VLSI器件的数字元件所产生的噪声更为敏感。为了克服这些问题，飞兆半导体开发出两种新技术：LpLVDS和CTL，可以满足超便携式市场的需要。
LpLVDS是面向短距离和低功耗应用的新一代LVDS技术，针对那些需要新一代功率、尺寸、EMI和成本性能的便携式应用而设。LpLVDS和LVDS能相互操作，以满足具有100Ω终端电阻的电流模式差分信号的LVDS标准。但较之于LVDS，LpLVDS具有更低电压浮动(250mv)、低功耗(4x或每通道最大约5mW)、较慢的边缘速率(edge rates)(2x)以获得更低的EMI，并能在更宽的电压范围内(1.5V～3.3V)工作。
CTL是用于更短距离的新一代差分信号技术。它是第一种用于感测接收器电流方向的差分信号技术，能够促进I/O的发展，适用于那些要求较LpLVDS更低功耗、尺寸和EMI的便携式应用。关键参数包括更小的电压浮动(大约50mV)、更低的功耗(较LpLVDS约低5倍，在1.8Vcc下每通道功率不超过1mW)、更大的工作电压范围(1.5V～3.3V)，以及显著减小的EMI(在基频下约为-90dB)。更重要的是，谐波的间距足够宽，在许多情况下能避开无线工作所要求的频率。
EMI测量可对这些技术与现有的方法进行比较。图1显示单端电流感测技术的EMI测量值为-46dBm，比较飞兆半导体的LpLVDS差分技术为-68dBm及飞兆半导体的CTL差分技术为-76dBm(最新的数据更显示该数字为-90dB)。在这些测试中，每个器件 (频谱分析仪范围设置在249.9 MHz ～250.1 MHz之间)的信号发生器在250 MHz下工作，并在10 cm的柔性电路上进行测试，无时钟抖动(clock jitter)。与基准值相比，LpLVDS的改进达20 dBm，CTL的改进达30 dB(目前已达40 dB)。该测试是利用安捷伦(Agilent)频谱分析仪的近场探针完成。
SerDes解决方案的构建模块
飞兆半导体刚宣布以μSerDesTM产品系列进军超便携式SerDes(串行解串器)市场。目前，该系列的多个产品都能提供用于超便携式和消费电子应用的灵活接口，并具有极低功耗和EMI。表1所示为这些产品的比较。相同产品但备有CTL和LpLVDS版本将以后缀“C”来表明CTL技术。
μSerDes产品适用于广泛的接口阵列，涵盖多种应用包括像素显示(如RGB和YUV)及微控制器。该产品的独特之处之一是作为唯一的串行化产品，能够以单对器件同时支持相机和LCD。而现有的产品则需要4个器件来实现这两项功能。
μSerDes产品专为超便携式应用而设，待机功率仅为100 nA，它对电池寿命极为重要。其EMI在基频下比LVCMOS低40 dB，在谐波情况下更低，使对外辐射大为下降，因而不会对无线信号造成干扰。图2显示全双向FIN24的功能模块示意图。该产品与FIN12A和FIN24A的主要区别在于寄存器输入。在A版本中，S1和S2选择锁相环(Phase Locked Loop，PLL)频率范围；在非A版本中，它们则决定是两个单向(相对方向)输出或四个单向 (相同方向)I/O。此外，字符边界发生器(Word Boundary Generator)、字符时钟发生器(Word CK Generator)、串行器和解串器控制都是相同的。除了S1和S2的分别外，两个版本的控制逻辑都一模一样。
FIN24使用一对SerDes单元，在相对方向或标准双向接口操作下，从两个不同的数据源交替导引数据流。双向数据流由流向(DIRI)控制终端来控制。通过硬连线DIRI终端，器件可配置为单向工作模式。在FIN24上，利用S1和S2模式控制终端可以选择2个或4个单向控制终端。
内部PLL产生在串行链路上进行传输所需的位时钟频率。由于超便携式设计的功率敏感性，时钟并未嵌入，因为这需要在解串器中增加额外的PLL，从而大幅提高功耗。采用创新技术提供位时钟、字符时钟和两对差分信号上的数据，优点除了能减少布线外，还可将字符边界作为一个特别序列传送，确保字符边界不会遗失。
在大多数情况下，双向操作能通过单一PLL来实现，并视乎系统参数选择单或双个PLL操作。由于该单元具有一个内部PLL和内置差分终端，这些功能的实现并毋需外部元件。利用飞兆半导体的LpLVDS技术，器件还能支持超低功耗的关断模式，可以在电池供电应用中节省功率。
除了低功率LVDS差分接口之外，该单元也有一个连接最小2mA源/漏(source/sink)的LVCMOS并行I/O接口。I/O电源范围在1.65V～3.6V之间，模拟电源为2.775V ± 5%。多模工作允许单个器件作为串化器或解串器工作。可选择的单向控制终端使串行化数据速率可达每秒780Mb。
图3所示为标准像素(如RGB或YUV)接口。典型的SerDes应用如RGB显示接口是同步的，并具有自由振荡时钟，既能用作PLL的时钟参考信号，也能作为将数据锁入串化器中的数据选通信号(data strobe signal)。RGB接口有3种形式信号：VSYNC和HSYNC控制信号、数据以及像素时钟。数据以每次一个像素的形式提供，并在时钟的上升边沿经选通进入串化器。HSYNC和VSYNC用来决定水平行(HSYNC)和帧终端(VSYNC)，并通过数据进行计时。最关键的时序是时钟和数据信号之间的建立(set-up)和保持(hold)时间。数据转换一般与时钟下降边沿同步发生。数据于是在时钟的上升边沿被闩锁在串化器或时序控制器中，一般以数据字符集中。而信号管理对于数据串行化和解串化很有帮助。
微控制器(MCU)接口与RGB接口的操作方式不同。RGB接口通常是单向只写的接口，而MCU接口既可以只写也可以是双向读/写。如图4所示，MCU接口一般有四种类型的信号，比较RGB接口只有3种。图4中的例子是只写接口。
还有一种信号类型是时钟参考信号，它必须提供给串化器作为PLL的时钟参考。参考信号的特定频率取决于串行化如何进行。最小的频率要求比所用最大的WE-Bar频率稍大。最大的频率则可以大很多，视WE-Bar LOW的最小宽度要求，以及W-Bar信号的下降沿而定。
结 语
目前已开发出两种差分串行I/O技术，CTL和LpLVDS，以满足各种超便携式应用的需要。CTL是最低功耗及EMI的解决方案，而LpLVDS(低功耗LVDS) I/O器件除了提供极低功耗和EMI之外，还具有交流耦合和直流平衡功能。首批LpLVDS和CTL产品经已推出，协助系统设计人员从并行数据转向串行数据。飞兆半导体已计划推出广泛的产品系列，引领SerDes解决方案的重要发展。
μSerDes系列的首批产品提供了功能强大的解决方案，可以满足在多个超便携式和消费电子设备平台上实现串行化的所有需求。然而，这仅仅是个开端，飞兆半导体经已做好计划，继续保持其领先地位，并且大幅提升其SerDes产品的性能及拓宽其应用范围。
