当前位置： CompoTech China > 厂商大本营（旧版） >
身为应用工程师，我们一直不断地提出有关于利用差动输入驱动ADC（高速模拟数字转换器）的各种问题。事实上，挑选正确的ADC驱动器与组态设定可能是极具挑战性的。为了要让耐用的ADC电路之设计能够更为简单，我们编写了一整组常见的”道路危险”以及解决方案。在本文里面，实际驱动ADC的电路:ADC驱动器、差动放大器、或是diff amp等不同的名称，乃是以具有处理高速信号的能力为假设。
简介
大部分现代的高性能ADC使用差动输入来排拒共模噪声以及干扰(藉由两者之一的系数来提高动态范围)，并且因为信号处理获致平衡而得以改善总体性能。虽然具有差动输入的ADC可以接受单端输入信号，但是优化的ADC性能是在输入信号差动化时才能实现。ADC驱动器(电路往往会被特别设计成能够提供这类型的信号)要执行许多重要的功能，其中包括振幅的缩放、单端对差动转换、缓冲、共模偏移调整、以及滤波等。自从介绍过AD 8138之后，差动ADC驱动器就成为了数据搜集系统中的重要信号调节组件。
图1中所示为一组基本的完整差动电压回授ADC驱动器。与传统运算放大器（op-amp）回授电路之间的两项差异可以清楚的看见。差动ADC驱动器具有一组额外的输出终端（VON）以及一组额外的输入终端（VOCM）。在将信号链接至具有差动输入的ADC时，这些差异提供了极大的弹性。
差动ADC驱动器不会产生单端输出，取而代之的是介于VOP以及VON之间经过平衡的差动输出(与VOCM相关)。”P ”代表正电，”N“代表负电。VOCM输入能够控制输出共模电压。只要输入与输出可以保持在其自身的特定限制之内，输出共模电压就一定会相当于加诸在VOCM输入上的电压。负电回授以及高开放回路增益使得放大器输入终端的电压VA+与VA-基本上相等。
针对以下的讨论，我们必须先做好一些定义。假如输入信号已经加以平衡，VIP以及VIN在振幅方面表面上是相等的，而对应于共同参考电压之相位则为相反。当输入为单端时，其中一组输入是固定电压，另外一组则会随其而改变。不论是在何种情况下，输入信号都能够以VIP-VIN加以定义。
差动模式输入电压VIN, dm以及共模输入电压VIN, cm可以从公式1与公式2中得出。
（1，2）
当应用在获致平衡的输入时，这个共模定义会相当的清楚，但是对于单端输入也一样有效。
输出也具有差动模式与共模，这可以从公式3与公式4中得出。
(3,4)
请注意:在实际输出共模电压、VOUT,cm、以及VOCM输入终端之间的差异，此可做为建立输出共模位准之用。
对于差动ADC驱动器的分析远比对于传统op amps的分析还要复杂得多。为了要简化代数，权宜的作法就是定义两组回授系数β1与β2，如同公式5与公式6中所示。
在大部分的ADC驱动应用装置中，β1 = β2，但是针对VOUT, dm的一般封闭回路公式(就VIP、VIN、VOCM、β1、与β2来说)则有助于深入了解β不匹配时会如何影响性能。公式7所示就是针对VOUT, dm的公式，其中包括了放大器有限的频率相依（frequency-dependent）开放回路电压增益A(s)。
当β1 ≠ β2时，差动输出电压是依据VOCM而定─这是一个不合乎需求的结果，因为其将会在差动输出中产生偏移与过多的噪声。电压回授架构的增益带宽结果是恒定的。有趣的是，在增益带宽结果当中的增益，是两组回授系数平均值的倒数。
当β1 = β2时，β从公式7缩减公式8。
这是一个较为熟悉的表达式；当A(s)∞时，理想的封闭回路增益将会变成只有RF/RG。在”噪声增益”相当于1/β时，增益带宽的结果也会变得比较像是常见的状况，就如同传统的op amp一样。
对于具有匹配回授系数之差动ADC驱动器的理想封闭回路增益，可以由公式9得出。
差动ADC驱动器的重要性能指针─输出平衡具有两项要素：振幅平衡以及相位平衡。振幅平衡是用来量测两组输出在振幅的匹配上有多接近；在理想的放大器中，它们应该是完全匹配的。输出相位平衡则是用以量测在两组输出之间的相位差异有多接近180°。任何在输出的振幅或相位上产生不平衡，都会在输出中生成不合需要的共模成份。输出平衡误差（公式10）是由差动输入信号所产生的输出共模电压，对于由相同输入信号所产生输出差动模式电压的对数比值，以dB表示。
内部共模回授回路会强制使VOUT, cm与加诸于VOCM输入的电压相等，进而形成绝佳的输出平衡。
终止ADC驱动器的输入
ADC驱动器常常被使用在处理高速信号的系统当中。藉由超过信号波长之一小部份予以分离的组件，必须利用电力传输线与控制阻抗加以连结，以避免失去信号完整度。当传输线终止于其特性阻抗中的两个端点时，性能就可以达到优化。驱动器通常会设置在靠近ADC的位置，因此两者之间的控制阻抗连结就没有需要了；但是通往ADC驱动器的输入信号链接往往会长到需要一组控制阻抗连结即由适当的电阻来终止。
ADC驱动器的输入电阻无论是差动或是单端，必须要大于或等于所需要的终端电阻，因此可以将一组终端电阻器RT与放大器输入并联，藉以达到所需要的电阻。在范例中纳入考虑的所有ADC驱动器都是被设计成具有获致平衡的回授比例，如图2所示。
因为介于两组放大器输入之间的电压会被负电回授降为零值，所以它们几乎是连在一起的，而差动输入电阻RIN就是2×RG。为了要与传输线电阻RL相匹配，因此在通过差动输入的位置上加入电阻器RT，如同公式11中的计算得出。图3中显示的是典型的电阻RF = RG = 200Ω，而所需要的RL, dm = 100Ω，以及RT =133Ω。
要将单端输入终止，需要下更多的功夫。图4中所示为ADC驱动器如何与单端输入和差动输出共同运作。
虽然输入为单端，但是VIN, dm与VIN相等。因为电阻器RF与RG相等而且已经获致平衡，所以增益是一致的，而差动输出VOP-VON则相当于输入，也就是4Vp-p。VOUT, cm 等于VOCM = 2.5 V，而来自于较低回授电路的输入电压VA+ 与VA-等于VOP/2。
使用公式3与公式4，VOP = VOCM + VIN/2，±1V的同相摆幅大约2.5V。VON = VOCM-VIN/2，±1V的反相摆幅大约2.5V。因此，VA+ 与VA-摆幅 ±0.5V大约1.25V。必须由VIN供应电流的ac要素为(2V-0.5V ) /500Ω = 3 mA，因此由VIN得出，接地电阻必须要能够匹配的值为667Ω。
当每一组回路的回授系数都能够匹配时，用以决定此单端输入电阻的一般公式如公式12中所示，其中RIN, se为单端输入电阻。
这是用以计算终端电阻的起始点。然而，有一点很重要的是注意到放大器增益公式乃是以假设零阻抗输入源极为前提。当肇因于单端输入的不平衡出现时，必须要提供有效的源极阻抗来予以匹配，但是这在本质上只会对较高RG增加电阻。为了要保持平衡状态，必须要在较低RG上增加电阻以达到匹配，可是这会对增益产生影响。
对于终止单端信号的问题，虽然有可能找出封闭形式的解决方案，不过一般都会利用迭代渐进法（iterative method）。在以下的范例当中，对于此方法的需求会变得显而易见。
在图5当中，50Ω输入终端的单端对差动增益以及具有接近200Ω的回授与增益电阻器必须要维持在低噪声状态。公式12提供了267Ω的单端输入电阻。在公式13中则代表了并联电阻RT应该为61.5Ω，这样才能将267Ω的输入电阻降至50Ω。
图6所示为具有源极与终端电阻的电路。具有其50Ω源极电阻的源极开放回路电压为2V p-p。当源极终止在50Ω时，输入电压会降至1V p-p，而这也是单一增益驱动器的差动输出电压。
这组电路乍看之下似乎很完整，但是有一组与50Ω并联的61.5Ω不匹配电阻被独立设置在较高RG上。这会改变增益以及单端输入电阻，并且使回授系数产生不匹配的状况。对于较小的增益，在输入电阻上的改变很小而且会被暂时忽略，但是回授系数仍然要维持匹配。要达成此目标的最简单方法就是在较低RG上增加电阻。图7中所示为利用上述的并联组合做为源极电阻的戴维南等效电路（Thévenin equivalent circuit）。
将此做为替换的27.6Ω电阻器RTS加入较低回路中，藉以匹配回路回授系数，如图8中所示。
要注意的是1.1 V p-p的戴维南电压(Thévenin voltage)比1.1 V p-p的适当终止电压还要大，而且增益电阻器都增加了27.6Ω，这使得封闭回路增益降低。这些相对的效应往往会抵销较大的电阻（>1 kΩ）与较小的增益（1或2），但是不会将较小电阻或较高增益完全抵销掉。
图8中的电路现在变得很容易分析了，而差动输出电压则可以利用公式14计算。
差动输出电压并未完全处于所需要的1 V p-p位准，但是最终的独立增益调整则可以藉由修改回授电阻而达成，如公式15中所示。
图9中所示为使用标准1％电阻值所完成的完整电路。
观察：参照图9这个驱动器的单端输入电阻RIN, se,已经因为RF 与RG有所变化而产生改变。驱动器的增益电阻在较高回路为200Ω，在较低回路则为200 Ω+28Ω=228Ω。以不同的增益电阻值计算RIN, se，首先需要以两组β值做运算，如公式16与公式17所示。
输入电阻RIN, se可以利用公式18加以计算。
此与原本所计算出来的267Ω有些许不同，而且不会对RT的计算产生显著的影响，这是由于RIN, se与RT并联的缘故。
假如需要更为精确的总体增益，那么可以使用较高的精密度或是串联微调电阻器。
以上所述方法的单次渐进，能够对一或二组的封闭回路增益做良好的处理。对于更高的增益，RTS的值会更接近RG的值以及与公式18中所算得之RIN, se值之间的差异，而公式12中的计算结果会变得更高。对于这些情况需要执行数次的渐进。
这应该不会非常的困难：最近所发表可供下载的差动放大器计算器工具ADIsimDiffAmp以及ADI Diff Amp Calculator，能够执行所有繁重的工作；它们可以在数秒钟之内就执行完上述的运算。
输入共模电压范围
输入共模电压范围（ICMVR）是针对正常操作情况设定可以加诸在差动放大器输入的电压范围。出现在这些输入中的电压可以被称为ICMV、Vacm、或是VA±。这项规格常常会被误解。最常发生的困难就是判定在差动放大器输入上的实际电压，特别是就输入电压而言。放大器的输入电压（VA±）在已知变量VIN, cm、β、以及VOCM之下即可算出，对于不相等的β使用一般的公式19，而对于相等的β则使用经过简化的公式20。
记得VA永远都是输入信号的等比例缩小版本（如图4中所示），这将会有所帮助。输入共模电压范围会随着放大器类型的不同而有变化。ADI高速差动ADC驱动器具有两组输入级组态设定:居中（centered）以及移位（shifted）。居中ADC驱动器在每组供应轨之间具有大约1 V的余裕（因而称为居中）。移位输入级增加了两组晶体管，使输入可以摆荡得更接近-VS轨。图10中所示为一组典型差动放大器（Q2以及Q3）的简化输入架构。
即便是放大器在单一电源供应供电的状态下，移位输入架构使差动放大器也能够处理双极输入信号，这使得它们很适合于使用在单一电源供应的应用领域，输入处于接地或在接地之下。位于输入端的外接PNP晶体管（Q1以及Q4），会藉由一组晶体管Vbe将输入移位至差动配对上。举例来说，以-0.3V加诸于-IN，A点为0.7V，这将使得差动配对可以适当的运作。在没有PNP（居中输入级）时，A点的-0.3V会将NPN差动配对予以反向偏压，并且停止正常运作。
表1对ADI之ADC驱动器的许多规格提供了快速参考。略为浏览即可找出具有移位ICMVR特点以及没有此特点的驱动器。
输入与输出耦合：AC或DC
ac或dc耦合的需求对于差动ADC驱动器的选择具有显著的冲击性。在考虑要点上，输入与输出耦合两者间有所差异。
图11中所示为一组ac耦合输入级。
对于具有ac耦合输入的差动对差动应用领域，出现在放大器输入终端的dc共模电压与dc输出共模电压相等，这是因为dc回授电流受到输入电容器阻隔所造成。在dc上的回授系数也会相匹配，而且与整体相等。VOCM以及dc输入共模也因而常常会被设定为接近中位供应电压（midsupply）。具有居中输入共模范围的ADC驱动器能够在这些类型的应用领域中运作良好─藉由接近其自身特定范围中点的输入共模电压。
AC耦合单端对差动应用领域与它们的差动输入对应领域相类似，但是在放大器输入终端上会具有共模涟波─输入信号的等比例缩小副本。具有居中输入共模范围的ADC驱动器将平均输入共模电压设置于其自身特定范围的中点，可以为大多数应用领域中的涟波提供充裕的界限。
当输入耦合具有选择性时，具有ac耦合输入的ADC驱动器会比具有dc耦合输入的相似驱动器消耗较少的电力，这点值得注意，因为不会有dc共模电流流入任何的回授回路中。
当ADC需要一组完全不同于驱动器输出端上的输入共模电压时，AC耦合ADC驱动器输出就相当的有用。当被设定为近似中位供应电压时，驱动器具有最大的输出摆荡；这反映出一个在以极低输入共模电压之需求驱动低电压ADCs时的问题。对于此困境有一个简单的解决方案（图12），那就是将介于驱动器输出以及ADC输入之间的连结予以ac耦合，将ADC的dc共模电压从驱动器输出中移除，并且使适合ADC的共模位准能够应用在其ac耦合端。举例来说，驱动器能够以VOCM = 2.5 V的状态在5 V的单一电源供应下运作，而ADC能够以0.9 V的必要输入共模电压，加诸于标示为ADC CMV之节点上，在1.8 V的单一电源供应下运作。
具有移位输入共模范围的驱动器，在以单一电源供应运作之dc耦合系统中通常是表现最好的。这是因为输出共模电压会透过回授回路而予以分压，而其可变要素就能够接近接地电位，亦即负电轨。藉由单端输入，输入共模电压能够因为与输入相关的涟波而更进一步的接近负电轨。
使用双电源供应运作的系统─具有单端或是差动输入，以及ac或dc耦合，因为其余裕获得提高，所以往往适合于使用在任何类型的输入级当中。
表2将最常见、具有不同输入耦合与电源供应之组合的ADC驱动器输入级类型做了一个整理。然而，这些选择不见得都是最佳的；每个系统都应该要以个案为基准进行分析。
输出摆幅
想要将ADC的动态范围最大化，就应该将其驱动至达到完整的输入范围。但是要留意：驱动ADC过度会有损坏的风险，驱动不足则会丧失分辨率。将ADC驱动至达到其完整的输入范围，并不代表说放大器输出就必须摆荡至其完整范围。差动输出的主要优点就是每组输出的摆荡都只需要达到传统单端输出的一半即可。驱动器输出可以距离供应轨较远，这样将能够使失真度降低。然而此并非针对单端驱动器的情况。随着驱动器的输出电压靠近供应轨，放大器会丧失线性度，并进而产生失真。对于输出电压中的最后每一毫伏特（millivolt）都需要加以利用的应用领域，从表1中可以看出只有很少的ADC驱动器具备轨对轨输出，而其所具有的典型余裕之范围是从数毫伏特至数百毫伏特(依据负载而定)。
图12中所示为针对AD4932在不同频率下之谐波失真vs. VOCM的图表，以典型的输出摆幅至每一轨1.2 V以内（余裕）进行设定。输出摆幅为信号（1 V）的VOCM 以及 VPEAK的总和。注意到失真会在2.8 V（3.8 VPEAK，或是在5 V轨之下 1.2 V）以上开始出现。至于在低端处，失真度在2.2 V仍然很低（-1 VPEAK）。相同类型的表现将会出现在带宽以及转换速率的讨论当中。
噪声
ADC的缺点包括有量子噪声（quantization noise）、电子─或是随机─噪声、以及谐波失真等。在大部分的应用领域当中都有一个重点，那就是噪声通常都是宽带系统当中最为重要的性能指针。
所有的ADC原本就都具有量子噪声，随着位数n的增加而降低。因为即便是”理想的”转换器都会产生量子噪声，所以它可以用来做为基准检验，而非比较随机噪声与谐波失真。来自于ADC驱动器的输出噪声应该要与ADC的随机噪声与失真接近或是较低。我们从回顾ADC噪声与失真的特性开始，藉此说明如何权衡ADC驱动器噪声与ADC性能之间的对应。
量化噪声的发生是因为ADC将具备无限分辨率之模拟信号予以量子化，使其成为有限数量的个别独立位准所导致。一组n位ADC具有2n组二进制位准。介于某一位准与其下一位准之间的差异，代表了能够被解决的最细致差异；这被称作最低有效位（LSB）或是q(针对量子位准)。因此一组量子位准就是转换器范围的1/2n。假如变化的电压被完美的n位ADC予以转换，然后转换回模拟并且从ADC的输入中减去，那么差异看起来就会跟噪声一样。公式21可以算出其均方根（rms）值：
由此公式，针对n位ADC在其耐奎斯特带宽上信号对量化噪声比的对数（dB）公式可以得出（公式22）：此为n位转换器所能达成的最佳信号对噪声比值（SNR）。
在ADCs中的随机噪声(温度、发射、以及闪烁噪声之组合)通常会比量化噪声还要大。由于ADC中非线性度所导致的谐波失真会在输出端产生不需要的信号(与输入信号有谐波关联)。总谐波失真以及噪声（THD + N）是一项重要的ADC性能指针，用以将电子噪声与谐波失真和接近ADC原尺寸输入范围的模拟输入相比较。电子噪声的整合是在一定带宽上进行，而此带宽包括了要加以考虑之最终谐波的频率。在此处，THD中的”总体”包括了前五组谐波失真要素，其值为除去噪声之外的和方根（RSS）。
简介
大部分现代的高性能ADC使用差动输入来排拒共模噪声以及干扰(藉由两者之一的系数来提高动态范围)，并且因为信号处理获致平衡而得以改善总体性能。虽然具有差动输入的ADC可以接受单端输入信号，但是优化的ADC性能是在输入信号差动化时才能实现。ADC驱动器(电路往往会被特别设计成能够提供这类型的信号)要执行许多重要的功能，其中包括振幅的缩放、单端对差动转换、缓冲、共模偏移调整、以及滤波等。自从介绍过AD 8138之后，差动ADC驱动器就成为了数据搜集系统中的重要信号调节组件。
图1中所示为一组基本的完整差动电压回授ADC驱动器。与传统运算放大器（op-amp）回授电路之间的两项差异可以清楚的看见。差动ADC驱动器具有一组额外的输出终端（VON）以及一组额外的输入终端（VOCM）。在将信号链接至具有差动输入的ADC时，这些差异提供了极大的弹性。
差动ADC驱动器不会产生单端输出，取而代之的是介于VOP以及VON之间经过平衡的差动输出(与VOCM相关)。”P ”代表正电，”N“代表负电。VOCM输入能够控制输出共模电压。只要输入与输出可以保持在其自身的特定限制之内，输出共模电压就一定会相当于加诸在VOCM输入上的电压。负电回授以及高开放回路增益使得放大器输入终端的电压VA+与VA-基本上相等。
针对以下的讨论，我们必须先做好一些定义。假如输入信号已经加以平衡，VIP以及VIN在振幅方面表面上是相等的，而对应于共同参考电压之相位则为相反。当输入为单端时，其中一组输入是固定电压，另外一组则会随其而改变。不论是在何种情况下，输入信号都能够以VIP-VIN加以定义。
差动模式输入电压VIN, dm以及共模输入电压VIN, cm可以从公式1与公式2中得出。
（1，2）
当应用在获致平衡的输入时，这个共模定义会相当的清楚，但是对于单端输入也一样有效。
输出也具有差动模式与共模，这可以从公式3与公式4中得出。
(3,4)
请注意:在实际输出共模电压、VOUT,cm、以及VOCM输入终端之间的差异，此可做为建立输出共模位准之用。
对于差动ADC驱动器的分析远比对于传统op amps的分析还要复杂得多。为了要简化代数，权宜的作法就是定义两组回授系数β1与β2，如同公式5与公式6中所示。
在大部分的ADC驱动应用装置中，β1 = β2，但是针对VOUT, dm的一般封闭回路公式(就VIP、VIN、VOCM、β1、与β2来说)则有助于深入了解β不匹配时会如何影响性能。公式7所示就是针对VOUT, dm的公式，其中包括了放大器有限的频率相依（frequency-dependent）开放回路电压增益A(s)。
当β1 ≠ β2时，差动输出电压是依据VOCM而定─这是一个不合乎需求的结果，因为其将会在差动输出中产生偏移与过多的噪声。电压回授架构的增益带宽结果是恒定的。有趣的是，在增益带宽结果当中的增益，是两组回授系数平均值的倒数。
当β1 = β2时，β从公式7缩减公式8。
这是一个较为熟悉的表达式；当A(s)∞时，理想的封闭回路增益将会变成只有RF/RG。在”噪声增益”相当于1/β时，增益带宽的结果也会变得比较像是常见的状况，就如同传统的op amp一样。
对于具有匹配回授系数之差动ADC驱动器的理想封闭回路增益，可以由公式9得出。
差动ADC驱动器的重要性能指针─输出平衡具有两项要素：振幅平衡以及相位平衡。振幅平衡是用来量测两组输出在振幅的匹配上有多接近；在理想的放大器中，它们应该是完全匹配的。输出相位平衡则是用以量测在两组输出之间的相位差异有多接近180°。任何在输出的振幅或相位上产生不平衡，都会在输出中生成不合需要的共模成份。输出平衡误差（公式10）是由差动输入信号所产生的输出共模电压，对于由相同输入信号所产生输出差动模式电压的对数比值，以dB表示。
内部共模回授回路会强制使VOUT, cm与加诸于VOCM输入的电压相等，进而形成绝佳的输出平衡。
终止ADC驱动器的输入
ADC驱动器常常被使用在处理高速信号的系统当中。藉由超过信号波长之一小部份予以分离的组件，必须利用电力传输线与控制阻抗加以连结，以避免失去信号完整度。当传输线终止于其特性阻抗中的两个端点时，性能就可以达到优化。驱动器通常会设置在靠近ADC的位置，因此两者之间的控制阻抗连结就没有需要了；但是通往ADC驱动器的输入信号链接往往会长到需要一组控制阻抗连结即由适当的电阻来终止。
ADC驱动器的输入电阻无论是差动或是单端，必须要大于或等于所需要的终端电阻，因此可以将一组终端电阻器RT与放大器输入并联，藉以达到所需要的电阻。在范例中纳入考虑的所有ADC驱动器都是被设计成具有获致平衡的回授比例，如图2所示。
因为介于两组放大器输入之间的电压会被负电回授降为零值，所以它们几乎是连在一起的，而差动输入电阻RIN就是2×RG。为了要与传输线电阻RL相匹配，因此在通过差动输入的位置上加入电阻器RT，如同公式11中的计算得出。图3中显示的是典型的电阻RF = RG = 200Ω，而所需要的RL, dm = 100Ω，以及RT =133Ω。
要将单端输入终止，需要下更多的功夫。图4中所示为ADC驱动器如何与单端输入和差动输出共同运作。
虽然输入为单端，但是VIN, dm与VIN相等。因为电阻器RF与RG相等而且已经获致平衡，所以增益是一致的，而差动输出VOP-VON则相当于输入，也就是4Vp-p。VOUT, cm 等于VOCM = 2.5 V，而来自于较低回授电路的输入电压VA+ 与VA-等于VOP/2。
使用公式3与公式4，VOP = VOCM + VIN/2，±1V的同相摆幅大约2.5V。VON = VOCM-VIN/2，±1V的反相摆幅大约2.5V。因此，VA+ 与VA-摆幅 ±0.5V大约1.25V。必须由VIN供应电流的ac要素为(2V-0.5V ) /500Ω = 3 mA，因此由VIN得出，接地电阻必须要能够匹配的值为667Ω。
当每一组回路的回授系数都能够匹配时，用以决定此单端输入电阻的一般公式如公式12中所示，其中RIN, se为单端输入电阻。
这是用以计算终端电阻的起始点。然而，有一点很重要的是注意到放大器增益公式乃是以假设零阻抗输入源极为前提。当肇因于单端输入的不平衡出现时，必须要提供有效的源极阻抗来予以匹配，但是这在本质上只会对较高RG增加电阻。为了要保持平衡状态，必须要在较低RG上增加电阻以达到匹配，可是这会对增益产生影响。
对于终止单端信号的问题，虽然有可能找出封闭形式的解决方案，不过一般都会利用迭代渐进法（iterative method）。在以下的范例当中，对于此方法的需求会变得显而易见。
在图5当中，50Ω输入终端的单端对差动增益以及具有接近200Ω的回授与增益电阻器必须要维持在低噪声状态。公式12提供了267Ω的单端输入电阻。在公式13中则代表了并联电阻RT应该为61.5Ω，这样才能将267Ω的输入电阻降至50Ω。
图6所示为具有源极与终端电阻的电路。具有其50Ω源极电阻的源极开放回路电压为2V p-p。当源极终止在50Ω时，输入电压会降至1V p-p，而这也是单一增益驱动器的差动输出电压。
这组电路乍看之下似乎很完整，但是有一组与50Ω并联的61.5Ω不匹配电阻被独立设置在较高RG上。这会改变增益以及单端输入电阻，并且使回授系数产生不匹配的状况。对于较小的增益，在输入电阻上的改变很小而且会被暂时忽略，但是回授系数仍然要维持匹配。要达成此目标的最简单方法就是在较低RG上增加电阻。图7中所示为利用上述的并联组合做为源极电阻的戴维南等效电路（Thévenin equivalent circuit）。
将此做为替换的27.6Ω电阻器RTS加入较低回路中，藉以匹配回路回授系数，如图8中所示。
要注意的是1.1 V p-p的戴维南电压(Thévenin voltage)比1.1 V p-p的适当终止电压还要大，而且增益电阻器都增加了27.6Ω，这使得封闭回路增益降低。这些相对的效应往往会抵销较大的电阻（>1 kΩ）与较小的增益（1或2），但是不会将较小电阻或较高增益完全抵销掉。
图8中的电路现在变得很容易分析了，而差动输出电压则可以利用公式14计算。
差动输出电压并未完全处于所需要的1 V p-p位准，但是最终的独立增益调整则可以藉由修改回授电阻而达成，如公式15中所示。
图9中所示为使用标准1％电阻值所完成的完整电路。
观察：参照图9这个驱动器的单端输入电阻RIN, se,已经因为RF 与RG有所变化而产生改变。驱动器的增益电阻在较高回路为200Ω，在较低回路则为200 Ω+28Ω=228Ω。以不同的增益电阻值计算RIN, se，首先需要以两组β值做运算，如公式16与公式17所示。
输入电阻RIN, se可以利用公式18加以计算。
此与原本所计算出来的267Ω有些许不同，而且不会对RT的计算产生显著的影响，这是由于RIN, se与RT并联的缘故。
假如需要更为精确的总体增益，那么可以使用较高的精密度或是串联微调电阻器。
以上所述方法的单次渐进，能够对一或二组的封闭回路增益做良好的处理。对于更高的增益，RTS的值会更接近RG的值以及与公式18中所算得之RIN, se值之间的差异，而公式12中的计算结果会变得更高。对于这些情况需要执行数次的渐进。
这应该不会非常的困难：最近所发表可供下载的差动放大器计算器工具ADIsimDiffAmp以及ADI Diff Amp Calculator，能够执行所有繁重的工作；它们可以在数秒钟之内就执行完上述的运算。
输入共模电压范围
输入共模电压范围（ICMVR）是针对正常操作情况设定可以加诸在差动放大器输入的电压范围。出现在这些输入中的电压可以被称为ICMV、Vacm、或是VA±。这项规格常常会被误解。最常发生的困难就是判定在差动放大器输入上的实际电压，特别是就输入电压而言。放大器的输入电压（VA±）在已知变量VIN, cm、β、以及VOCM之下即可算出，对于不相等的β使用一般的公式19，而对于相等的β则使用经过简化的公式20。
记得VA永远都是输入信号的等比例缩小版本（如图4中所示），这将会有所帮助。输入共模电压范围会随着放大器类型的不同而有变化。ADI高速差动ADC驱动器具有两组输入级组态设定:居中（centered）以及移位（shifted）。居中ADC驱动器在每组供应轨之间具有大约1 V的余裕（因而称为居中）。移位输入级增加了两组晶体管，使输入可以摆荡得更接近-VS轨。图10中所示为一组典型差动放大器（Q2以及Q3）的简化输入架构。
即便是放大器在单一电源供应供电的状态下，移位输入架构使差动放大器也能够处理双极输入信号，这使得它们很适合于使用在单一电源供应的应用领域，输入处于接地或在接地之下。位于输入端的外接PNP晶体管（Q1以及Q4），会藉由一组晶体管Vbe将输入移位至差动配对上。举例来说，以-0.3V加诸于-IN，A点为0.7V，这将使得差动配对可以适当的运作。在没有PNP（居中输入级）时，A点的-0.3V会将NPN差动配对予以反向偏压，并且停止正常运作。
表1对ADI之ADC驱动器的许多规格提供了快速参考。略为浏览即可找出具有移位ICMVR特点以及没有此特点的驱动器。
输入与输出耦合：AC或DC
ac或dc耦合的需求对于差动ADC驱动器的选择具有显著的冲击性。在考虑要点上，输入与输出耦合两者间有所差异。
图11中所示为一组ac耦合输入级。
对于具有ac耦合输入的差动对差动应用领域，出现在放大器输入终端的dc共模电压与dc输出共模电压相等，这是因为dc回授电流受到输入电容器阻隔所造成。在dc上的回授系数也会相匹配，而且与整体相等。VOCM以及dc输入共模也因而常常会被设定为接近中位供应电压（midsupply）。具有居中输入共模范围的ADC驱动器能够在这些类型的应用领域中运作良好─藉由接近其自身特定范围中点的输入共模电压。
AC耦合单端对差动应用领域与它们的差动输入对应领域相类似，但是在放大器输入终端上会具有共模涟波─输入信号的等比例缩小副本。具有居中输入共模范围的ADC驱动器将平均输入共模电压设置于其自身特定范围的中点，可以为大多数应用领域中的涟波提供充裕的界限。
当输入耦合具有选择性时，具有ac耦合输入的ADC驱动器会比具有dc耦合输入的相似驱动器消耗较少的电力，这点值得注意，因为不会有dc共模电流流入任何的回授回路中。
当ADC需要一组完全不同于驱动器输出端上的输入共模电压时，AC耦合ADC驱动器输出就相当的有用。当被设定为近似中位供应电压时，驱动器具有最大的输出摆荡；这反映出一个在以极低输入共模电压之需求驱动低电压ADCs时的问题。对于此困境有一个简单的解决方案（图12），那就是将介于驱动器输出以及ADC输入之间的连结予以ac耦合，将ADC的dc共模电压从驱动器输出中移除，并且使适合ADC的共模位准能够应用在其ac耦合端。举例来说，驱动器能够以VOCM = 2.5 V的状态在5 V的单一电源供应下运作，而ADC能够以0.9 V的必要输入共模电压，加诸于标示为ADC CMV之节点上，在1.8 V的单一电源供应下运作。
具有移位输入共模范围的驱动器，在以单一电源供应运作之dc耦合系统中通常是表现最好的。这是因为输出共模电压会透过回授回路而予以分压，而其可变要素就能够接近接地电位，亦即负电轨。藉由单端输入，输入共模电压能够因为与输入相关的涟波而更进一步的接近负电轨。
使用双电源供应运作的系统─具有单端或是差动输入，以及ac或dc耦合，因为其余裕获得提高，所以往往适合于使用在任何类型的输入级当中。
表2将最常见、具有不同输入耦合与电源供应之组合的ADC驱动器输入级类型做了一个整理。然而，这些选择不见得都是最佳的；每个系统都应该要以个案为基准进行分析。
输出摆幅
想要将ADC的动态范围最大化，就应该将其驱动至达到完整的输入范围。但是要留意：驱动ADC过度会有损坏的风险，驱动不足则会丧失分辨率。将ADC驱动至达到其完整的输入范围，并不代表说放大器输出就必须摆荡至其完整范围。差动输出的主要优点就是每组输出的摆荡都只需要达到传统单端输出的一半即可。驱动器输出可以距离供应轨较远，这样将能够使失真度降低。然而此并非针对单端驱动器的情况。随着驱动器的输出电压靠近供应轨，放大器会丧失线性度，并进而产生失真。对于输出电压中的最后每一毫伏特（millivolt）都需要加以利用的应用领域，从表1中可以看出只有很少的ADC驱动器具备轨对轨输出，而其所具有的典型余裕之范围是从数毫伏特至数百毫伏特(依据负载而定)。
图12中所示为针对AD4932在不同频率下之谐波失真vs. VOCM的图表，以典型的输出摆幅至每一轨1.2 V以内（余裕）进行设定。输出摆幅为信号（1 V）的VOCM 以及 VPEAK的总和。注意到失真会在2.8 V（3.8 VPEAK，或是在5 V轨之下 1.2 V）以上开始出现。至于在低端处，失真度在2.2 V仍然很低（-1 VPEAK）。相同类型的表现将会出现在带宽以及转换速率的讨论当中。
噪声
ADC的缺点包括有量子噪声（quantization noise）、电子─或是随机─噪声、以及谐波失真等。在大部分的应用领域当中都有一个重点，那就是噪声通常都是宽带系统当中最为重要的性能指针。
所有的ADC原本就都具有量子噪声，随着位数n的增加而降低。因为即便是”理想的”转换器都会产生量子噪声，所以它可以用来做为基准检验，而非比较随机噪声与谐波失真。来自于ADC驱动器的输出噪声应该要与ADC的随机噪声与失真接近或是较低。我们从回顾ADC噪声与失真的特性开始，藉此说明如何权衡ADC驱动器噪声与ADC性能之间的对应。
量化噪声的发生是因为ADC将具备无限分辨率之模拟信号予以量子化，使其成为有限数量的个别独立位准所导致。一组n位ADC具有2n组二进制位准。介于某一位准与其下一位准之间的差异，代表了能够被解决的最细致差异；这被称作最低有效位（LSB）或是q(针对量子位准)。因此一组量子位准就是转换器范围的1/2n。假如变化的电压被完美的n位ADC予以转换，然后转换回模拟并且从ADC的输入中减去，那么差异看起来就会跟噪声一样。公式21可以算出其均方根（rms）值：
由此公式，针对n位ADC在其耐奎斯特带宽上信号对量化噪声比的对数（dB）公式可以得出（公式22）：此为n位转换器所能达成的最佳信号对噪声比值（SNR）。
在ADCs中的随机噪声(温度、发射、以及闪烁噪声之组合)通常会比量化噪声还要大。由于ADC中非线性度所导致的谐波失真会在输出端产生不需要的信号(与输入信号有谐波关联)。总谐波失真以及噪声（THD + N）是一项重要的ADC性能指针，用以将电子噪声与谐波失真和接近ADC原尺寸输入范围的模拟输入相比较。电子噪声的整合是在一定带宽上进行，而此带宽包括了要加以考虑之最终谐波的频率。在此处，THD中的”总体”包括了前五组谐波失真要素，其值为除去噪声之外的和方根（RSS）。
