当前位置： CompoTech China > 厂商大本营（旧版） >
娱乐电子变成了在豪华汽车之中主要的差异化来源，透过快速且革命性的功能与能力的推动，挑战着设计师能否在效能、成本与弹性之间进行协调。高阶应用可以包括卫星收音机、后座娱乐设备、导航器、各种格式的音频播放、语音合成与辨识，以及其它各种的新应用。
娱乐系统进驻车用市场
汽车娱乐系统的核心科技推动者与传统的汽车应用有相当大的不同，不像其它领域的汽车电子，这些娱乐应用具有高度的可见性，并更快速地更动着需求，此外，过时的娱乐系统将成为销售新车时的主要弱点，并成为在转卖价值与出租成本上的关键因素。
传统的汽车电子是由相当多具有长期产品生命周期、低成本与延伸的温度需求等标准化所推动，这些需求并未从汽车上的娱乐系统中脱离，较长生命周期的结果便是将造成最小化的改革，然而，设计师仍将面临在设计系统时必须支持在较长生命周期时，还能够具备面对快速进行系统功能革新的挑战，这些需求需要灵活性与效能，这在传统采用特定应用标准产品(ASSP)系统架构中是达不到的。
因应高复杂度算法的半导体方案
汽车内娱乐系统的基本架构，目前已经被设计为能够支持具有图形化人性接口、显示动态地图与汽车信息能力的平板屏幕，这些架构是围绕着高度标准化的微控制器、多样化的标准接口与简单的硬件加速器，以便支持这些低阶图形处理的需求，这个架构可以满足汽车市场中非常低成本的中端娱乐系统的需求，也能够延伸到高层豪华汽车市场的高阶应用，包括视频影像与通信。
有各种多样化的标准能够支持这些应用(视讯：MPEG2、MPEG4、H.264与通信：GSM/EDGE、WCDMA、IS20001xEVDO、卫星收音机、卫星电视、数字视频广播与Wi-Fi)，这些均是采用多路、延伸的讯号处理算法，这些算法需要极高的可编程处理效能，目前有三种半导体技术可以用来执行这些高复杂度的算法。
这些算法包括可编程数字讯号处理器(DSP)、特定应用标准产品(ASSP)，以及现场可编程门阵列(FPGA)。DSP是提供特别设计给高效能讯号处理应用的可编程处理器。这类处理器相当具有灵活性、低功耗与成本效益，但是硬件加速能力较弱一些，且无法提供现今领先的影像处理与无线通信算法所需的计算机效能。ASSP通常也包括DSP处理器，能提供单一视频或通信标准的最佳化解决方案，但是不能被编程以适应不同的标准。换言之，FPGA可同时提供非常高效能的处理能力，且其可编程性可以适应许多的应用与标准。不同于其它两种技术，FPGA能同时提供弹性与效能，能够涵盖所有潜在的算法需求。
FPGA，减少架构产生变异的可能性
先前曾经提到基本的汽车通信架构需要额外的处理芯片来处理高阶应用，而这些额外的芯片，通常是由ASIC与ASSP来整合处理器，透过内存或视讯处理总线，并变成特定应用的辅助处理器。其中一种强大的方式是使用FPGA来取代特定应用的硬件。结合FPGA做为处理器，这便是已知的FPGA辅助处理。在这种FPGA的使用方式中，可让新的特定应用加速器按照需求下载到FPGA中，来辅助任何形式的高效能应用。
这种概念已经广泛地被使用于先进的军用多标准无线电中，这种方式被称为软件无线电(software defined radio, SDR)，SDR是一种单个无线电装置可以只是按个钮便能自动化地适应不同的无线电标准，这不仅是一种可以满足未来需求的设备，它也可以减少客制化处理器的数量，以往当在执行不同作业时，这些处理器便会被闲置下来。这些软式无线电技术也可以被用在汽车市场中，可同时进行通信与视频应用。.
FPGA的灵活性能够提供视频处理与无线连接能力，也能够节省成本与增加系统的价值。现今的基础架构需要为每个新的视频编译码器或所支持的无线标准增加ASSP，但使用一个FPGA能够取代多个ASSP，也可以减少架构产生变异的可能性，尤其当这些零件在汽车中必须终身使用与维持运作。延伸基本的车内娱乐系统架构以包括FPGA让一个单一高阶平台可以被编程，并跨越广泛的视频与无线标准及功能，这个目标也可以满足先进的汽车娱乐系统的架构需求。
参考案例：Delphi架构
在此以一个先进的汽车娱乐系统架构为例，这是由Delphi Delco电子系统公司推出，这个平台采用了一个标准的SH-4微处理器，以及一个搭配的ASIC－Hitachi HD64404“Amanda”周边，以满足终端80%汽车市场的基本功能需求。这个系统提供一个具有标准API层的通用控制处理器，可以萃取出硬件周边与辅助处理器，搭配的ASIC能提供周边与整合图形处理器的基本功能组指令，图形处理器具有支持交互式图形与缩放对应功能，但并不提供视频编译码器功能或是其它的DSP应用。这个系统提供所有娱乐应用的基本功能，但仍然需要为视频编译码器与无线通信功能增加额外的ASIC或ASSP。
在Delphi架构的Amanda搭配芯片中使用了两个处理总线。像素总线针对高效能的数据流，例如视频处理，而缓存器总线用来做控制应用。这两个总线都会连接到SH-4 MPX总线与外部内存接口。采用了FPGA辅助处理器以结合总线与内存接口，可提供完美的接口以支持灵活的视频编译码器与无线通信平台。
兼具弹性的简化设计
FPGA辅助处理可紧密整合控制或以DSP处理器来减少主要算法IC处理，且保留了一个标准的可编程接口在控制处理器之中，这个整合工作最好是将算法的主要数据流保留在FPGA或是相关的内存之中。
这种形式的架构可以让单颗FPGA在GSM/EDGE、WCDMA、1xEVDO与不同种类的802.11无线通信应用中扮演数字处理功能的角色。比较特别的是在此不必为每个标准做独特的硬件设计，导致增加许多倍的成本与电路板面积。此外，FPGA辅助处理可用于影像处理，可以在单颗FPGA中支持多种的视频编译码器，包括MPEG2、MPEG4与H.264。事实上，它可在同一颗FPGA中被用来执行无线通信的功能。
FPGA辅助处理器透过直接内存存取(DMA)接口来整合处理器架构的系统。在嵌入式处理器的软件层中包括每个辅助处理器的应用接口，包括加载到FPGA中的预置程序来充当应用辅助处理器。当应用程序进行初始化时，软件呼叫辅助处理器控制参数、时序与数据流输入与输出辅助处理器。依据执行的标准，在FPGA辅助处理器与控制处理器之间也许会有一些高阶的互动，或是FPGA辅助处理器也可以完全自我处理，在许多例子中，控制处理器也可以简单地加载算法，并自我脱离运算。
每个程序影像文件加载到FPGA中时需要整合周遭的系统，使用FPGA的可编程功能需要根据通信为每个FPGA架构加速器定义系统接口。一般来说，FPGA将有多重的接口可连接到控制处理器、内存与其它外部的周边或连接器。FPGA也可以包含数个辅助处理器来同时共享与控制处理器连接的单一接口，每个周边或辅助处理器也可以为高效能的数据流处理增加额外的总线。
支持多重算法
在一些视频编译码器中，有一个输入资源与一个输出目的在。在Delphi系统架构中的视频输入接口是Amanda搭配ASIC的一部分，并在视频流传输时使用ITU-R BT.656接口，这可使用ASIC做后缩放对应与修改来符合多样化的不同显示面板。FPGA有可能需要连接到两种其它总线，包括在搭配芯片上的内存总线，以及也连接到搭配芯片与主控制处理器上的PCI/MPX总线。透过这三种连接，FPGA可以透过内存接口与通过PCI/MPX总线通信，来支持高频宽的通信视频与通信应用。
FPGA提供具有可编程逻辑组件、布线、DSP处理模块、内存与I/O的高效能硬件结构，其系统架构与标准的ASSP有大致相同的执行模式，可以透过硬件与软件开发工具来设计与实行系统的特定功能，这些工具会输出二进制的影像文件，可被加载到FPGA中来定义所有可编程逻辑组件、布线、DSP处理模块等功能。
这个二进制影像文件在系统执行期间可以被主处理器加载，可以建立多样化的不同程序影像文件来支持MPEG2、MPEG4、H.264、GSM/EDGE、WCDMA、1xEVDO、GPS、3D图形加速器或任何其它的算法到汽车通信系统之中。根据在娱乐系统中的使用者菜单选择，特定的应用程序将会由主处理器下载到FPGA中，并将受到主处理器的控制。
主处理器控制的特定硬件加速器，在传统上是透过缓存器与搭配每个缓存器是透过控制某些方面的硬件加速器运作的内存接口来完成，在Delphi系统中这是相当好的内建搭配芯片，并将会正确地将每个辅助处理器架构下载到一个搭配的FPGA之中。使用FPGA在缓存器与内存接口中进行标准化，并正确地编程控制任何被编程到组件中的辅助处理器到组件。
与Delphi架构合作无间
这个标准接口也可以定义该如何读取或写入数据到辅助处理器内，进行设定该如何开始与停止，如何重新设置，并具备一组缓存器可用于控制应用程序的特定作业，所有的这些缓存器将会成为在FPGA中线性寻址图的一部分，因此可让软件实体组件驱动程序可以更容易地存取缓存器。
辅助处理器的软件实体组件驱动程序可以比使用硬件来实行的缓存器接口提供较高阶的萃取，软件驱动程序则提供从系统算法参数到控制缓存器之间的映像，因此应用软件可以更容易地被撰写与维护。较高层的模型组件驱动程序保留了在硬件基础以下的可携式跨越修改能力，在Delphi系统的软件架构之中，提供了强大的框架，可以支持软件或是硬件辅助处理器中的算法执行，并因而能够从萃取的许多层级中，在它的硬件或软件上实体执行各别独立的算法运算。简言之，FPGA非常适合Delphi的软件与硬件架构。
FPGA非常适合设计到许多与基本架构与Delphi系统架构近似的系统之中，这些系统包括一个或更多控制或DSP处理器，并且用FPGA来加速一些需要高效能处理的工作。在实行FPGA辅助处理器所面临的关键挑战中，包括为FPGA设计多种硬件加速器，整合具有外部控制处理器的硬件加速器，以及建立控制硬件加速器的软件层。硬件加速器的需求包括视频与通信的主流算法。这些应用有相当大的市场，还可以延伸出要去支持那些专注在设计标准特定硅智财(IP)硬件加速器的专业公司，这些公司提供套装的算法，可被直接应用在先进、低成本的FPGA中。这些IP模块主要是一些针对MPEG2、MPEG4、H.264、WiFi与许多其它商用视频与通信标准的IP模块。图3以Amphion公司推出的MPEG4译码器IP模块方块图当做范例，可以使用在ASIC或FPGA应用之中。
娱乐系统进驻车用市场
汽车娱乐系统的核心科技推动者与传统的汽车应用有相当大的不同，不像其它领域的汽车电子，这些娱乐应用具有高度的可见性，并更快速地更动着需求，此外，过时的娱乐系统将成为销售新车时的主要弱点，并成为在转卖价值与出租成本上的关键因素。
传统的汽车电子是由相当多具有长期产品生命周期、低成本与延伸的温度需求等标准化所推动，这些需求并未从汽车上的娱乐系统中脱离，较长生命周期的结果便是将造成最小化的改革，然而，设计师仍将面临在设计系统时必须支持在较长生命周期时，还能够具备面对快速进行系统功能革新的挑战，这些需求需要灵活性与效能，这在传统采用特定应用标准产品(ASSP)系统架构中是达不到的。
因应高复杂度算法的半导体方案
汽车内娱乐系统的基本架构，目前已经被设计为能够支持具有图形化人性接口、显示动态地图与汽车信息能力的平板屏幕，这些架构是围绕着高度标准化的微控制器、多样化的标准接口与简单的硬件加速器，以便支持这些低阶图形处理的需求，这个架构可以满足汽车市场中非常低成本的中端娱乐系统的需求，也能够延伸到高层豪华汽车市场的高阶应用，包括视频影像与通信。
有各种多样化的标准能够支持这些应用(视讯：MPEG2、MPEG4、H.264与通信：GSM/EDGE、WCDMA、IS20001xEVDO、卫星收音机、卫星电视、数字视频广播与Wi-Fi)，这些均是采用多路、延伸的讯号处理算法，这些算法需要极高的可编程处理效能，目前有三种半导体技术可以用来执行这些高复杂度的算法。
这些算法包括可编程数字讯号处理器(DSP)、特定应用标准产品(ASSP)，以及现场可编程门阵列(FPGA)。DSP是提供特别设计给高效能讯号处理应用的可编程处理器。这类处理器相当具有灵活性、低功耗与成本效益，但是硬件加速能力较弱一些，且无法提供现今领先的影像处理与无线通信算法所需的计算机效能。ASSP通常也包括DSP处理器，能提供单一视频或通信标准的最佳化解决方案，但是不能被编程以适应不同的标准。换言之，FPGA可同时提供非常高效能的处理能力，且其可编程性可以适应许多的应用与标准。不同于其它两种技术，FPGA能同时提供弹性与效能，能够涵盖所有潜在的算法需求。
FPGA，减少架构产生变异的可能性
先前曾经提到基本的汽车通信架构需要额外的处理芯片来处理高阶应用，而这些额外的芯片，通常是由ASIC与ASSP来整合处理器，透过内存或视讯处理总线，并变成特定应用的辅助处理器。其中一种强大的方式是使用FPGA来取代特定应用的硬件。结合FPGA做为处理器，这便是已知的FPGA辅助处理。在这种FPGA的使用方式中，可让新的特定应用加速器按照需求下载到FPGA中，来辅助任何形式的高效能应用。
这种概念已经广泛地被使用于先进的军用多标准无线电中，这种方式被称为软件无线电(software defined radio, SDR)，SDR是一种单个无线电装置可以只是按个钮便能自动化地适应不同的无线电标准，这不仅是一种可以满足未来需求的设备，它也可以减少客制化处理器的数量，以往当在执行不同作业时，这些处理器便会被闲置下来。这些软式无线电技术也可以被用在汽车市场中，可同时进行通信与视频应用。.
FPGA的灵活性能够提供视频处理与无线连接能力，也能够节省成本与增加系统的价值。现今的基础架构需要为每个新的视频编译码器或所支持的无线标准增加ASSP，但使用一个FPGA能够取代多个ASSP，也可以减少架构产生变异的可能性，尤其当这些零件在汽车中必须终身使用与维持运作。延伸基本的车内娱乐系统架构以包括FPGA让一个单一高阶平台可以被编程，并跨越广泛的视频与无线标准及功能，这个目标也可以满足先进的汽车娱乐系统的架构需求。
参考案例：Delphi架构
在此以一个先进的汽车娱乐系统架构为例，这是由Delphi Delco电子系统公司推出，这个平台采用了一个标准的SH-4微处理器，以及一个搭配的ASIC－Hitachi HD64404“Amanda”周边，以满足终端80%汽车市场的基本功能需求。这个系统提供一个具有标准API层的通用控制处理器，可以萃取出硬件周边与辅助处理器，搭配的ASIC能提供周边与整合图形处理器的基本功能组指令，图形处理器具有支持交互式图形与缩放对应功能，但并不提供视频编译码器功能或是其它的DSP应用。这个系统提供所有娱乐应用的基本功能，但仍然需要为视频编译码器与无线通信功能增加额外的ASIC或ASSP。
在Delphi架构的Amanda搭配芯片中使用了两个处理总线。像素总线针对高效能的数据流，例如视频处理，而缓存器总线用来做控制应用。这两个总线都会连接到SH-4 MPX总线与外部内存接口。采用了FPGA辅助处理器以结合总线与内存接口，可提供完美的接口以支持灵活的视频编译码器与无线通信平台。
兼具弹性的简化设计
FPGA辅助处理可紧密整合控制或以DSP处理器来减少主要算法IC处理，且保留了一个标准的可编程接口在控制处理器之中，这个整合工作最好是将算法的主要数据流保留在FPGA或是相关的内存之中。
这种形式的架构可以让单颗FPGA在GSM/EDGE、WCDMA、1xEVDO与不同种类的802.11无线通信应用中扮演数字处理功能的角色。比较特别的是在此不必为每个标准做独特的硬件设计，导致增加许多倍的成本与电路板面积。此外，FPGA辅助处理可用于影像处理，可以在单颗FPGA中支持多种的视频编译码器，包括MPEG2、MPEG4与H.264。事实上，它可在同一颗FPGA中被用来执行无线通信的功能。
FPGA辅助处理器透过直接内存存取(DMA)接口来整合处理器架构的系统。在嵌入式处理器的软件层中包括每个辅助处理器的应用接口，包括加载到FPGA中的预置程序来充当应用辅助处理器。当应用程序进行初始化时，软件呼叫辅助处理器控制参数、时序与数据流输入与输出辅助处理器。依据执行的标准，在FPGA辅助处理器与控制处理器之间也许会有一些高阶的互动，或是FPGA辅助处理器也可以完全自我处理，在许多例子中，控制处理器也可以简单地加载算法，并自我脱离运算。
每个程序影像文件加载到FPGA中时需要整合周遭的系统，使用FPGA的可编程功能需要根据通信为每个FPGA架构加速器定义系统接口。一般来说，FPGA将有多重的接口可连接到控制处理器、内存与其它外部的周边或连接器。FPGA也可以包含数个辅助处理器来同时共享与控制处理器连接的单一接口，每个周边或辅助处理器也可以为高效能的数据流处理增加额外的总线。
支持多重算法
在一些视频编译码器中，有一个输入资源与一个输出目的在。在Delphi系统架构中的视频输入接口是Amanda搭配ASIC的一部分，并在视频流传输时使用ITU-R BT.656接口，这可使用ASIC做后缩放对应与修改来符合多样化的不同显示面板。FPGA有可能需要连接到两种其它总线，包括在搭配芯片上的内存总线，以及也连接到搭配芯片与主控制处理器上的PCI/MPX总线。透过这三种连接，FPGA可以透过内存接口与通过PCI/MPX总线通信，来支持高频宽的通信视频与通信应用。
FPGA提供具有可编程逻辑组件、布线、DSP处理模块、内存与I/O的高效能硬件结构，其系统架构与标准的ASSP有大致相同的执行模式，可以透过硬件与软件开发工具来设计与实行系统的特定功能，这些工具会输出二进制的影像文件，可被加载到FPGA中来定义所有可编程逻辑组件、布线、DSP处理模块等功能。
这个二进制影像文件在系统执行期间可以被主处理器加载，可以建立多样化的不同程序影像文件来支持MPEG2、MPEG4、H.264、GSM/EDGE、WCDMA、1xEVDO、GPS、3D图形加速器或任何其它的算法到汽车通信系统之中。根据在娱乐系统中的使用者菜单选择，特定的应用程序将会由主处理器下载到FPGA中，并将受到主处理器的控制。
主处理器控制的特定硬件加速器，在传统上是透过缓存器与搭配每个缓存器是透过控制某些方面的硬件加速器运作的内存接口来完成，在Delphi系统中这是相当好的内建搭配芯片，并将会正确地将每个辅助处理器架构下载到一个搭配的FPGA之中。使用FPGA在缓存器与内存接口中进行标准化，并正确地编程控制任何被编程到组件中的辅助处理器到组件。
与Delphi架构合作无间
这个标准接口也可以定义该如何读取或写入数据到辅助处理器内，进行设定该如何开始与停止，如何重新设置，并具备一组缓存器可用于控制应用程序的特定作业，所有的这些缓存器将会成为在FPGA中线性寻址图的一部分，因此可让软件实体组件驱动程序可以更容易地存取缓存器。
辅助处理器的软件实体组件驱动程序可以比使用硬件来实行的缓存器接口提供较高阶的萃取，软件驱动程序则提供从系统算法参数到控制缓存器之间的映像，因此应用软件可以更容易地被撰写与维护。较高层的模型组件驱动程序保留了在硬件基础以下的可携式跨越修改能力，在Delphi系统的软件架构之中，提供了强大的框架，可以支持软件或是硬件辅助处理器中的算法执行，并因而能够从萃取的许多层级中，在它的硬件或软件上实体执行各别独立的算法运算。简言之，FPGA非常适合Delphi的软件与硬件架构。
FPGA非常适合设计到许多与基本架构与Delphi系统架构近似的系统之中，这些系统包括一个或更多控制或DSP处理器，并且用FPGA来加速一些需要高效能处理的工作。在实行FPGA辅助处理器所面临的关键挑战中，包括为FPGA设计多种硬件加速器，整合具有外部控制处理器的硬件加速器，以及建立控制硬件加速器的软件层。硬件加速器的需求包括视频与通信的主流算法。这些应用有相当大的市场，还可以延伸出要去支持那些专注在设计标准特定硅智财(IP)硬件加速器的专业公司，这些公司提供套装的算法，可被直接应用在先进、低成本的FPGA中。这些IP模块主要是一些针对MPEG2、MPEG4、H.264、WiFi与许多其它商用视频与通信标准的IP模块。图3以Amphion公司推出的MPEG4译码器IP模块方块图当做范例，可以使用在ASIC或FPGA应用之中。
