当前位置： CompoTech China > 厂商大本营（旧版） >
当通用序列总线（Universal Serial Bus）规格于1996年1月发表时，代表业界成功研发出一套连结中低速频宽的外围组件与个人计算机之间的低成本串连管道，但是仍缺乏支持高速宽频的应用能力。于2000年4月，USB再度推出全新一代的USB 2.0版本的技术规格，可将讯号传输速度提升整整四十倍，由原先USB 1.0的最高12MHz的速度至现今USB 2.0的高速480MHz，并扩增了更先进的功能，如新型的传输装置以提高频宽使用率与增加传输装置及主机控制器之间的附加功能。
全新的USB 2.0规格的发展目标是维持与具备USB的人性化接口与向下兼容的功能，对于消费者而言，所有的接头、软件、缆线、以及其它外接式等产品的规格都能维持原有的系统与使用方式，更增加许多人性化界面的设计，让掌上型装置能轻易地利用USB接口连至网络系统。USB组织致力于发展各种测试技术，协助相关业者制造出大量与USB兼容与使用简易的装置，并透过许多严格的测试方法，大幅提升产品与USB 2.0 规格之间的兼容性与效能表现。
由于现今的IEEE-1394a传输接口与USB 2.0规格之间的总线速度相近，许多人认为USB 2.0与IEEE-1394a是在相同领域的竞争对手，而目前在以PC架构为主的计算机应用领域中，USB 2.0的外围装置数量也明显超过IEEE-1394a，但是这两种接口传输标准在外围装置的功能性上有相当显着的差异性，所以会拥有各自专属的主流市场。
全新的主机控制器（host）
在USB 2.0问市之后，英特尔（Intel）公司发展并免费开放一套高速控制器标准规格技术：增强型主机控制器接口规格（Enhanced Host Controller Interface，EHCI），而目前业界应该不会再制订其它高速主机控制器接口的规格技术。
EHCI 规格的主机控制器仅以480 MHz 的速度输送数据，所以在主机控制器与全速或低速装置之间，必须搭配旧型控制器或高速连结埠（hub）才能发挥功能，配置如图1所示。搭配嵌入型集线器的优点是需要搭配使用的组件数量较少，缺点是必须占用其中一个连结埠线路，联机线路的连结数量也会受到传播延迟的限制，因此所使用的软件能自动辨识主机控制器中高速连结埠的搭配数量，而高速连结埠的连结总数必须再增加一个以符合原先要求的效能表现。
宽频的提升（Return of the Bandwidth）
针对实际上可供使用的频宽来说，数据的传输频宽速度由原先的1 Mbytes/sec左右提高至50 Mbytes/sec，这样一个大幅度的频宽增加主要归功于USB 2.0规格运用了微讯框（micro-frame）、可容纳更多信息的传输封包、更频繁的传输次数、分割式传输处理（split transaction）、以及一些新的执照（token）等崭新技术。USB 2.0装置的架构同时增加了两项全新的描述元（descriptor），即装置认可（Device Qualifier）与其它的速度配置（Speed Configuration），可用来明确标示出数据传输装置在其它运作速度下的菜单现。
原先的USB规格拥有1-millisecond的讯框（frame），系统利用这段讯框来排定传输数据的次序，全新的USB 2.0则将每1 millisecond 的讯框分割成8个各有125 microseconds的微讯框，这些微讯框并没有采用新的传输权证，而是将SOF token传送八次。若必要时，高速装置可计算出SOF token的重复使用次数，并计算出微讯框的数量，透过缩短微讯框的周期时间，便可减少高速装置对于缓冲存储器的需求。
典型的USB低速传输处理过程是透过主机发送一组前置同步讯号（preamble），随后连结配合1.5 MHz的低速传输讯号后，完成整段数据传输过程。前置的全速装置讯号藉由忽略低速传输讯号，以及连结端口的开启中继器（repeaters）动作，一同将讯号传送至下游的低速装置。虽然这套传输机制能透过搭配连结端口，为低速装置提供一套使用简易且价格低廉的运作模式，但它却会浪费大量的频宽，尤其是在控制讯号的传输过程，所以USB 2.0的传输接口并未采用这种传输模式。
为了降低回溯兼容（backwards compatibility）的影响，USB 2.0采用了一组通讯协议的延伸技术与针对连结端口研发的全新硬件组件：传输转译器（transaction translator）。传输转译器的缓冲存储器，可以利用全速与低速传输装置进行存取，直接与连结埠进行连结传输。在主机与连结端口之间的数据传送速率最高可达480MHz，但因高速连结埠能将低速传输的数据储存于缓冲区，系统不须另外消耗额外的资源来处理较低速的数据传输。
低速与高速装置之间的传输会分割成两个部份，包含传输过程中刚开始的初始分割传输（start split transaction），以及完成分割传输（complete split transaction），两者交错置入其它高速数据传输过程并结合成一个完整的分割传输过程。主机控制器在全速或是低速装置进行连结时，会启动初始分割传输，并将讯息传送到传输转译器中的高速连结埠，传输转译器会以适当的速度向装置传送讯号，并将所得结果储存于缓冲区中。在与其它的高速装置发送传输讯号的一段时间后，主机控制器会发送出完成分割传输的讯号，传输转译器便会回传传输结果的讯息给主机控制器。图2就是显示一个分割传输的范例过程。
如图3所示，传输转译器可以支持两种不同的选项，如所有的连结埠共享一组传输转译器（one transaction translator per hub），并透过一个标准的主机控制器支持所有的连结埠，或是每个连结埠各自使用一组专属的传输转译器（one per port），所配置的标准型主机控制器则能支持每一个连结埠。由消费者的角度来看，传输转译器所支持的第二种模式能支持使用者能够同时使用多组标准型的USB外围装置，而这些装置以往都必须占用大量的传输频宽。如在所有的连结埠共享一组传输转译器的模式下，使用者一次仅能进行一组全速摄影机的传输连结；但是在每个连结埠各自使用一组专属的传输转译器的模式下，使用者可同时进行多组全速摄影机的传输连结。
在传统的USB 传输过程中，传送巨量传输未成功（Naking bulk）与控制OUT端点（control OUT endpoint）的讯号往往会占用大量的频宽，为了降低高速巨量与控制OUT端点讯号所产生的频宽损耗，USB 2.0规格采用了PING传输执照（PING token）。当系统发送出整批或是对控制端点发出OUT传输讯息或是NAK讯息时，主机控制器会向高速非固定端点询问是否有足够的内存，以PING传输方式接收可容纳wMaxPacketSize 大小的数据负载（data payload），端点则以ACK收悉讯号响应是否有足够的缓冲存储器来接受数据负载，若是没有办法，则会传回NAK讯号以示拒绝接收。
高速的非周期性OUT端点也可接收一组NYET的讯号响应，通知主机控制器可以接受数据负载，但是端点并没有足够的缓冲存储器去接受其它的数据负载，之后主机会持续使用PING传输方式进行数据传送，直到端点表示有足够的缓冲存储器支持下一笔OUT传输。
另一种可提供主机信息并能提升频宽效率的管理方式，是透过端点描述符号的bInterval 间隔值（bInterval value）。bInterval 值的计算公式为2N-1，通常不会以实际数字表示。对于高速或全速的同步传输端点而言，bInterval 值必须介于1至16之间，并可支持较缓慢的同步传输速率。对于中断端点而言，在高速、全速、以及低速端点等环境下，bInterval 值必须分别介于1至16、1至255、以及10至255的范围内。对于高速巨量与控制OUT端点而言，这项计算值代表每一次透过NAK所产生的微讯框数字，若端点没有进行通讯传输，就不会产生NAK讯号。这项统计信息能协助主机控制器适当地安排作业流程顺序，并将频宽损耗降至最低。
针对高速装置的需求，USB 2.0 规格传输接口已简化了所能承载的数据封包容量之大小选择。巨量端点仅有512字节大小，控制端点则仅有64字节。高速中断（High speed interrupt）与同步端点（isochronous endpoint）所能承载的最高容量封包容量介于1至1025字节之间，然而这些容量仍须视固定周期端点（periodic endpoint）是否为 『高速频宽』的端点以及其它条件的限制。
高速频宽端点为固定周期端点，在单一微讯框中能同时传送最多三组的数据传输，提供在单一固定周期端点中、支持组件速度可略超过23 Mbytes/sec的高容量数据传输机制。若是符合以上特点，所能承载的封包容量大小限制请参阅表1。
为了在一个微讯框同时支持三组数据传输以进行高速同步传输，USB 2.0新规格采用DATA2 与MDATA两种规格全新的数据PID。高速中断端点能在DATA0 与DATA1 PID之间进行紧密连结（toggle），如图4所示。
对于高速同步IN传输，数据PID与DATAx代表传输要求的数量以及微讯框的数值（x），图5则显示一个同步IN端点在每个微讯框中同步进行三组数据传输的过程。
对于高速同步OUT传输，最后数据PID（DATAx）代表在发生第x个微讯框之前所进行的一笔传输。先前的数据传输以MDATA PID方式进行数据传输，图6显示一个同步OUT端点，能在每个微讯框中同步完成三组数据传输的过程。
USB 2.0规格已更新端点描述元中的bmAttributes 部分，并以USB audio 规格的同步与使用率位（usage bit）取代，这些位符号仅会在同步端点部分出现。
结论：与掌上型装置的连结
随着全新一代的USB 2.0接口传输规格的公布，相关单位目前并未再制订新的连接头规格。原先由USB 1.0 与1.1规格所定义的接线规格均与USB v2.0定义的高速讯号规格完全兼容，但相关单位公布了一份ECN #1（engineering change notice #1），其中定义了类似Sony iLink的mini-B规格尺寸大小的连结规格，可让业者轻易地将USB与各种如数字相机、MP3 player与PDA等掌上型电子装置进行整合与数据传输连结。
电子规格的变动
在主机与新型的高速控制器之间的连结则重新定义，以支持现今高达480MHz的传输效能表现。图7显示了旧型拓璞与全新的高速拓璞，新的标准采用90 的差分阻抗（differential characteristic impedance）搭配差分电流模式讯号（differential current mode signaling），并采用相同的NZRI编码机制（NZRI encoding），但对SYNC讯号（SYNC signaling）、EOP讯号（EOP signaling）与闲置状况（idle state）等略作更改，但也必须搭配其它相关规范，以便严格控制游离电容（stray capacitance）、点对点抖动（peak to peak jitter）与上升/下落时间（rise/fall time）等，使得讯号的传输速度能够更加快速。
高速外围装置与主机控制器进行连结时，系统会将它视为一组配置有拉升电阻（pull up resistor）的标准型全速装置。在总线进行重新设定（Bus Reset）时，外围装置会藉由讯号交换协议（handshake method），将传输电流传回主机的方式以指示主机，这个外围装置为USB 2.0接口规格并具备高速传输能力，整个传输沟通过程请参考图8所示。在完成讯号交换协议之后，外围装置将会将拉升电阻打开（detach），所有的组件会开始进行高速传输通讯，当USB 2.0规格的外围装置与旧型主机相连结时，这套模式便具备回溯兼容能力，也就是当讯号交换协议失败时，外围组件会自动开始仿真并转为全速装置模式运行，此时使用者会感觉到运作效能的降低，但实际上仍能顺利地进行指派工作。由于USB 2.0 是采用现有的讯号机制，若联机环境中未安装终端电阻（termination），系统就会透过双倍的电压侦测出USB装置的移除。
总线说明
近来业界在USB 与IEEE-1394a规格之间传出许多不正确的意见与说法，我们在此提出我们的看法与说明。
所附表2可以清楚的看到现今两种规格接口总线的特性比较，由于主从管理（master-slave）与点对点（peer-to-peer）的规格架构之间有基础上的差异，因此我们不能断定将会有其中一种规格会完全取代另一种规格。目前由发展趋势来说，我们已经看到以PC架构为主的外围装置明显地转以USB传输接口为主，同时PC的外围装置制造商已经完全理解USB总线控制器的技术与架构，并熟悉应用与控制的方法，再加上USB不须支付权利金，让业者减少了必须负担授权费用、进而大幅降低制造成本与研发出价格低廉的外围装置。但是在问到『何谓总线控制器』时，大部分的答案都是IEEE-1394a规格，这是现今我们必须克服并教育大众的地方，毕竟我们无法想象消费性电子产业会针对家用多媒体娱乐系统发展出单一的总线控制器装置，或许未来我们将有一套具有高弹性特色的On-The-Go 规格来解决这一方面的相关争议问题。
USB 2.0 兼容性
USB 建置者论坛（USB-IF）目前正针对现有的旧型USB规格发展USB 2.0的延伸兼容计划，Intel则针对EHCI控制器研发专属的兼容方案，以增加旧型USB所缺乏的功能。有许多使用者对于USB的问题主要来自于容易损坏的旧型控制器，但是这些计划的成果将提供使用者更优越的USB 2.0应用经验。
业者可轻易地利用USB 2.0装置的测试模块进行兼容性测试，包含阻抗（impedance）、讯号强度（signal level）、负载效应（loading effect）、眼状图（eye diagram）、抖动、SetFeature 请求的讯号上升/下降时间，或是连结端口中的SetPortFeature等功能。
结语
USB 2.0 代表发展全新一代的PC外围装置传输的重大研究发展，大幅提升的传输频宽将让桌上型计算机能轻易地与各种先进的外围装置进行连结，不需要加装如适配卡等由厂商所提供的附加接口与安装特制软件才能进行传输连结。新的硬件与通讯协议机制协助外围装置制造厂商提升产品制造数量与讯号的传输速度，各种消费性装置已经于今年陆续问市，现在正是您进入USB 2.0全新规格传输接口世界，并享受全新高速传输速度的最佳时机。
全新的USB 2.0规格的发展目标是维持与具备USB的人性化接口与向下兼容的功能，对于消费者而言，所有的接头、软件、缆线、以及其它外接式等产品的规格都能维持原有的系统与使用方式，更增加许多人性化界面的设计，让掌上型装置能轻易地利用USB接口连至网络系统。USB组织致力于发展各种测试技术，协助相关业者制造出大量与USB兼容与使用简易的装置，并透过许多严格的测试方法，大幅提升产品与USB 2.0 规格之间的兼容性与效能表现。
由于现今的IEEE-1394a传输接口与USB 2.0规格之间的总线速度相近，许多人认为USB 2.0与IEEE-1394a是在相同领域的竞争对手，而目前在以PC架构为主的计算机应用领域中，USB 2.0的外围装置数量也明显超过IEEE-1394a，但是这两种接口传输标准在外围装置的功能性上有相当显着的差异性，所以会拥有各自专属的主流市场。
全新的主机控制器（host）
在USB 2.0问市之后，英特尔（Intel）公司发展并免费开放一套高速控制器标准规格技术：增强型主机控制器接口规格（Enhanced Host Controller Interface，EHCI），而目前业界应该不会再制订其它高速主机控制器接口的规格技术。
EHCI 规格的主机控制器仅以480 MHz 的速度输送数据，所以在主机控制器与全速或低速装置之间，必须搭配旧型控制器或高速连结埠（hub）才能发挥功能，配置如图1所示。搭配嵌入型集线器的优点是需要搭配使用的组件数量较少，缺点是必须占用其中一个连结埠线路，联机线路的连结数量也会受到传播延迟的限制，因此所使用的软件能自动辨识主机控制器中高速连结埠的搭配数量，而高速连结埠的连结总数必须再增加一个以符合原先要求的效能表现。
宽频的提升（Return of the Bandwidth）
针对实际上可供使用的频宽来说，数据的传输频宽速度由原先的1 Mbytes/sec左右提高至50 Mbytes/sec，这样一个大幅度的频宽增加主要归功于USB 2.0规格运用了微讯框（micro-frame）、可容纳更多信息的传输封包、更频繁的传输次数、分割式传输处理（split transaction）、以及一些新的执照（token）等崭新技术。USB 2.0装置的架构同时增加了两项全新的描述元（descriptor），即装置认可（Device Qualifier）与其它的速度配置（Speed Configuration），可用来明确标示出数据传输装置在其它运作速度下的菜单现。
原先的USB规格拥有1-millisecond的讯框（frame），系统利用这段讯框来排定传输数据的次序，全新的USB 2.0则将每1 millisecond 的讯框分割成8个各有125 microseconds的微讯框，这些微讯框并没有采用新的传输权证，而是将SOF token传送八次。若必要时，高速装置可计算出SOF token的重复使用次数，并计算出微讯框的数量，透过缩短微讯框的周期时间，便可减少高速装置对于缓冲存储器的需求。
典型的USB低速传输处理过程是透过主机发送一组前置同步讯号（preamble），随后连结配合1.5 MHz的低速传输讯号后，完成整段数据传输过程。前置的全速装置讯号藉由忽略低速传输讯号，以及连结端口的开启中继器（repeaters）动作，一同将讯号传送至下游的低速装置。虽然这套传输机制能透过搭配连结端口，为低速装置提供一套使用简易且价格低廉的运作模式，但它却会浪费大量的频宽，尤其是在控制讯号的传输过程，所以USB 2.0的传输接口并未采用这种传输模式。
为了降低回溯兼容（backwards compatibility）的影响，USB 2.0采用了一组通讯协议的延伸技术与针对连结端口研发的全新硬件组件：传输转译器（transaction translator）。传输转译器的缓冲存储器，可以利用全速与低速传输装置进行存取，直接与连结埠进行连结传输。在主机与连结端口之间的数据传送速率最高可达480MHz，但因高速连结埠能将低速传输的数据储存于缓冲区，系统不须另外消耗额外的资源来处理较低速的数据传输。
低速与高速装置之间的传输会分割成两个部份，包含传输过程中刚开始的初始分割传输（start split transaction），以及完成分割传输（complete split transaction），两者交错置入其它高速数据传输过程并结合成一个完整的分割传输过程。主机控制器在全速或是低速装置进行连结时，会启动初始分割传输，并将讯息传送到传输转译器中的高速连结埠，传输转译器会以适当的速度向装置传送讯号，并将所得结果储存于缓冲区中。在与其它的高速装置发送传输讯号的一段时间后，主机控制器会发送出完成分割传输的讯号，传输转译器便会回传传输结果的讯息给主机控制器。图2就是显示一个分割传输的范例过程。
如图3所示，传输转译器可以支持两种不同的选项，如所有的连结埠共享一组传输转译器（one transaction translator per hub），并透过一个标准的主机控制器支持所有的连结埠，或是每个连结埠各自使用一组专属的传输转译器（one per port），所配置的标准型主机控制器则能支持每一个连结埠。由消费者的角度来看，传输转译器所支持的第二种模式能支持使用者能够同时使用多组标准型的USB外围装置，而这些装置以往都必须占用大量的传输频宽。如在所有的连结埠共享一组传输转译器的模式下，使用者一次仅能进行一组全速摄影机的传输连结；但是在每个连结埠各自使用一组专属的传输转译器的模式下，使用者可同时进行多组全速摄影机的传输连结。
在传统的USB 传输过程中，传送巨量传输未成功（Naking bulk）与控制OUT端点（control OUT endpoint）的讯号往往会占用大量的频宽，为了降低高速巨量与控制OUT端点讯号所产生的频宽损耗，USB 2.0规格采用了PING传输执照（PING token）。当系统发送出整批或是对控制端点发出OUT传输讯息或是NAK讯息时，主机控制器会向高速非固定端点询问是否有足够的内存，以PING传输方式接收可容纳wMaxPacketSize 大小的数据负载（data payload），端点则以ACK收悉讯号响应是否有足够的缓冲存储器来接受数据负载，若是没有办法，则会传回NAK讯号以示拒绝接收。
高速的非周期性OUT端点也可接收一组NYET的讯号响应，通知主机控制器可以接受数据负载，但是端点并没有足够的缓冲存储器去接受其它的数据负载，之后主机会持续使用PING传输方式进行数据传送，直到端点表示有足够的缓冲存储器支持下一笔OUT传输。
另一种可提供主机信息并能提升频宽效率的管理方式，是透过端点描述符号的bInterval 间隔值（bInterval value）。bInterval 值的计算公式为2N-1，通常不会以实际数字表示。对于高速或全速的同步传输端点而言，bInterval 值必须介于1至16之间，并可支持较缓慢的同步传输速率。对于中断端点而言，在高速、全速、以及低速端点等环境下，bInterval 值必须分别介于1至16、1至255、以及10至255的范围内。对于高速巨量与控制OUT端点而言，这项计算值代表每一次透过NAK所产生的微讯框数字，若端点没有进行通讯传输，就不会产生NAK讯号。这项统计信息能协助主机控制器适当地安排作业流程顺序，并将频宽损耗降至最低。
针对高速装置的需求，USB 2.0 规格传输接口已简化了所能承载的数据封包容量之大小选择。巨量端点仅有512字节大小，控制端点则仅有64字节。高速中断（High speed interrupt）与同步端点（isochronous endpoint）所能承载的最高容量封包容量介于1至1025字节之间，然而这些容量仍须视固定周期端点（periodic endpoint）是否为 『高速频宽』的端点以及其它条件的限制。
高速频宽端点为固定周期端点，在单一微讯框中能同时传送最多三组的数据传输，提供在单一固定周期端点中、支持组件速度可略超过23 Mbytes/sec的高容量数据传输机制。若是符合以上特点，所能承载的封包容量大小限制请参阅表1。
为了在一个微讯框同时支持三组数据传输以进行高速同步传输，USB 2.0新规格采用DATA2 与MDATA两种规格全新的数据PID。高速中断端点能在DATA0 与DATA1 PID之间进行紧密连结（toggle），如图4所示。
对于高速同步IN传输，数据PID与DATAx代表传输要求的数量以及微讯框的数值（x），图5则显示一个同步IN端点在每个微讯框中同步进行三组数据传输的过程。
对于高速同步OUT传输，最后数据PID（DATAx）代表在发生第x个微讯框之前所进行的一笔传输。先前的数据传输以MDATA PID方式进行数据传输，图6显示一个同步OUT端点，能在每个微讯框中同步完成三组数据传输的过程。
USB 2.0规格已更新端点描述元中的bmAttributes 部分，并以USB audio 规格的同步与使用率位（usage bit）取代，这些位符号仅会在同步端点部分出现。
结论：与掌上型装置的连结
随着全新一代的USB 2.0接口传输规格的公布，相关单位目前并未再制订新的连接头规格。原先由USB 1.0 与1.1规格所定义的接线规格均与USB v2.0定义的高速讯号规格完全兼容，但相关单位公布了一份ECN #1（engineering change notice #1），其中定义了类似Sony iLink的mini-B规格尺寸大小的连结规格，可让业者轻易地将USB与各种如数字相机、MP3 player与PDA等掌上型电子装置进行整合与数据传输连结。
电子规格的变动
在主机与新型的高速控制器之间的连结则重新定义，以支持现今高达480MHz的传输效能表现。图7显示了旧型拓璞与全新的高速拓璞，新的标准采用90 的差分阻抗（differential characteristic impedance）搭配差分电流模式讯号（differential current mode signaling），并采用相同的NZRI编码机制（NZRI encoding），但对SYNC讯号（SYNC signaling）、EOP讯号（EOP signaling）与闲置状况（idle state）等略作更改，但也必须搭配其它相关规范，以便严格控制游离电容（stray capacitance）、点对点抖动（peak to peak jitter）与上升/下落时间（rise/fall time）等，使得讯号的传输速度能够更加快速。
高速外围装置与主机控制器进行连结时，系统会将它视为一组配置有拉升电阻（pull up resistor）的标准型全速装置。在总线进行重新设定（Bus Reset）时，外围装置会藉由讯号交换协议（handshake method），将传输电流传回主机的方式以指示主机，这个外围装置为USB 2.0接口规格并具备高速传输能力，整个传输沟通过程请参考图8所示。在完成讯号交换协议之后，外围装置将会将拉升电阻打开（detach），所有的组件会开始进行高速传输通讯，当USB 2.0规格的外围装置与旧型主机相连结时，这套模式便具备回溯兼容能力，也就是当讯号交换协议失败时，外围组件会自动开始仿真并转为全速装置模式运行，此时使用者会感觉到运作效能的降低，但实际上仍能顺利地进行指派工作。由于USB 2.0 是采用现有的讯号机制，若联机环境中未安装终端电阻（termination），系统就会透过双倍的电压侦测出USB装置的移除。
总线说明
近来业界在USB 与IEEE-1394a规格之间传出许多不正确的意见与说法，我们在此提出我们的看法与说明。
所附表2可以清楚的看到现今两种规格接口总线的特性比较，由于主从管理（master-slave）与点对点（peer-to-peer）的规格架构之间有基础上的差异，因此我们不能断定将会有其中一种规格会完全取代另一种规格。目前由发展趋势来说，我们已经看到以PC架构为主的外围装置明显地转以USB传输接口为主，同时PC的外围装置制造商已经完全理解USB总线控制器的技术与架构，并熟悉应用与控制的方法，再加上USB不须支付权利金，让业者减少了必须负担授权费用、进而大幅降低制造成本与研发出价格低廉的外围装置。但是在问到『何谓总线控制器』时，大部分的答案都是IEEE-1394a规格，这是现今我们必须克服并教育大众的地方，毕竟我们无法想象消费性电子产业会针对家用多媒体娱乐系统发展出单一的总线控制器装置，或许未来我们将有一套具有高弹性特色的On-The-Go 规格来解决这一方面的相关争议问题。
USB 2.0 兼容性
USB 建置者论坛（USB-IF）目前正针对现有的旧型USB规格发展USB 2.0的延伸兼容计划，Intel则针对EHCI控制器研发专属的兼容方案，以增加旧型USB所缺乏的功能。有许多使用者对于USB的问题主要来自于容易损坏的旧型控制器，但是这些计划的成果将提供使用者更优越的USB 2.0应用经验。
业者可轻易地利用USB 2.0装置的测试模块进行兼容性测试，包含阻抗（impedance）、讯号强度（signal level）、负载效应（loading effect）、眼状图（eye diagram）、抖动、SetFeature 请求的讯号上升/下降时间，或是连结端口中的SetPortFeature等功能。
结语
USB 2.0 代表发展全新一代的PC外围装置传输的重大研究发展，大幅提升的传输频宽将让桌上型计算机能轻易地与各种先进的外围装置进行连结，不需要加装如适配卡等由厂商所提供的附加接口与安装特制软件才能进行传输连结。新的硬件与通讯协议机制协助外围装置制造厂商提升产品制造数量与讯号的传输速度，各种消费性装置已经于今年陆续问市，现在正是您进入USB 2.0全新规格传输接口世界，并享受全新高速传输速度的最佳时机。
