Synopsys 公司PrimeTime成为Galaxy 设计平台中新的时序认可标准
本文作者:admin
点击:
2003-05-01 00:00
前言:
美国加利福尼亚州Mountain View,2003年4月24日讯——全球集成电路(IC)设计软件领导厂商Synopsys公司(Nasdaq: SNPS)今天正式宣布,Galaxy™ 设计平台中的时序验证核心工具——PrimeTime®的最新版本凭借其静态时序分析能力和对数百万门设计进行认可的能力,成为新的时序工具标准。从用户使用情况显示,最新发布的PrimeTime的运行速度比之前版本平均提高了2到7倍,从而提升了设计者的设计能力,并实现快速的时序认可。PrimeTime强大的性能得益于在生成报告和基于标准延迟文件(SDF)的时序分析方面的算法的改进。
SiS 设计技术开发总监Wilson Wang表示,“我们的图像芯片和核心逻辑芯片设计的复杂程度在过去的三年里翻了三倍,使我们也提高了对PrimeTime在运行速度上的要求。基于2003年3月推出的PrimeTime版本,我们在两小时内完成了最新的Xabre 600高性能图像芯片(一个800万门的设计)的验证,速度比使用原有工具提高了2倍。凭借这一性能优势,我们的设计师能够在数小时而不是在数天内完成时序认可,达到我们在产品推向市场方面的奋斗目标。”
NEC电子集团设计战略事业部第二系统LSI分部、第二业务开发运作组高级经理 Toshiaki Machida表示,“ NEC电子开发数百万门的SOC设计,需要用PrimeTime进行有效的时序分析。在一个500万门的设计中,我们使用2003年3月推出的PrimeTime,在1小时15分钟内就完成了时序分析,运行速度比以前提高了3倍。PrimeTime将继续成为我们设计解决方案中必不可少的部分,同时缩短我们复杂SOC芯片的开发周期。”
Renesas 科技公司设计技术分公司LSI产品技术部的EDA技术开发部门经理Hisaharu Miwa表示,“Renesas 科技公司(由日立和三菱电机公司共同投资,2003年4月1日成立)为移动通信、网络、汽车以及无所不在的网络环境中的数字消费应用开发复杂的SOC。我们最新的数百万门SOC设计,面临多重时钟域和复杂的多种时序约束,我们使用2003年3月推出的PrimeTime,时序分析的运行速度比以前提高了7倍。这一性能上的提升,使我们能够加快我们的复杂设计的时序认可。”
作为Synopsys公司Galaxy设计平台中的时序验证核心工具,PrimeTime提供全芯片级的静态时序分析,同时整合了延迟计算和先进的建模功能,以实现有效而又精确的时序认可。
Synopsys公司纳米分析与测试事业部高级副总裁兼总经理Antun Domic表示,“PrimeTime不断推动技术更新,并以其高性能和高精确性应对用户在严格时序验证方面的挑战。在Galaxy设计平台内,PrimeTime 使5000万门设计的时序认可能够在昼夜间完成。”
关于Galaxy设计平台
Galaxy设计平台整合了Synopsys公司业内领先的许多IC设计工具和IP库,其中包括Design Compiler, DFT Compiler™, Power Compiler, DesignWare, Floorplan Compiler, Physical Compiler, Astro, PrimeTime, TetraMAX®, Star-RCXT, Hercules 以及 Proteus™。Galaxy设计平台通过使用Milkyway数据库将一致的时序、统一的数据库、延迟计算以及从RTL到硅片过程中的种种约束协调起来。另外,Galaxy 还可以通过经生产验证的Milkyway设计数据库,为设计人员提供整合内部开发工具和第三方工具的灵活性。
关于Synopsys 公司
Synopsys公司 (Nasdaq: SNPS)是为全球集成电路设计提供电子设计自动化(EDA)软件工具的主导企业。该公司为全球电子市场提供技术先进的IC设计与验证平台,致力于复杂的芯片上系统(SoCs)的开发。同时,Synopsys公司还提供知识产权和设计服务,为客户简化设计过程,提高产品上市速度。Synopsys公司总部设在美国加利福尼亚州Mountain View,有超过60家分公司分布在北美、欧洲、日本与亚洲。