结合PCI Express接口的千兆以太网（Gigabit Ethernet, GbE）控制器，能发挥PCI Express高流量、低延迟的功能，带来真正“Gigabit”等级的性能。通过这些强化的功能，系统可提供最佳的容量以及芯片内存的使用效率，进而大幅节省耗电量与使用空间。
总线的演进
为搭配更新更快的处理器，总线接口从最初的ISA，逐渐演进至现今的PCI接口。PCI最初推出了33MHz与66 MHz版本，其后由于性能的需求，进一步推出支持133MHz与266MHz频率的PCI-X。PCI ExpressPCI技术的进一步发展，是一项高性能的通用型互连技术，锁定各种运算与通信平台，包括新一代PC、服务器及各种嵌入式应用。PCI Express接口在使用模式、载入储存架构，以及软件接口方面，完全与PCI兼容。新增的PCI Express强化功能，则包括支持高速序列点对点连接、交换型拓扑，以及封包化的通信协定。其它先进功能还包括耗电量管理、高品质服务、热插拔、资料完整性，以及错误处理等。图1描述PCI系列技术的演进，以及各种应用的带宽需求。
于2003年推出的PCI Express规格，一问市就广受采纳。主要原因有二：第一，由于PCI Express使用的电路板层数较少，配线亦较为简化，因此能够缩小系统印刷电路板（printed circuit board, PCB）的尺寸，进而拥有比PCI与PCI-X更低的成本。第二，PCI Express支持更高的速度及各种新型的附加功能。如图2以及图3所示，市调机构IDC即预测，该项新技术将出现大幅的成长。图2为PCI Express系统逐年的出货量，而图3显示PCI Express半导体的营收额。
PCI Express提供单位通道250 MBps的数据传输速度，将近是传统PCI（133 MBps）的两倍。更高的传输速度能够提升GbE网络接口及其它周边装置的使用效率。由于PCI Express拥有更优异的性能及低廉的成本，因此正快速地取代PCI与PCI-X，成为GbE控制器的标准接口。PCI Express接口的GbE控制器，在全双工模式下能达到将近2,000 Mbps的传输速度。对于通过网络联系的公司内部而言，如此优异的性能提升绝对可创造出更高的生产力。由于PCI Express接口的GbE控制器亦兼容于PCI与PCI-X软件模组，故能简化企业在网络与系统升级上的流程。
图4显示PCI Express接口GbE控制器的内部模块图。这个设计采用多个数字与模拟IP，其中包含自行研发及授权的IP，其成熟度与复杂度都不尽相同。GbE物理层（PHY）IP采用复杂的专利及数字与模拟技术，而GbE媒体存取控制器（Media Access Controller, MAC）数字IP则是已发展相当成熟的器件。PCI Express串行器/解串行器（SerDes）IP又是一个高速模拟IP模块。因此，在整合及验证这些IP时，自然会遇到许多技术及非技术上的挑战。接下来，我们将归纳出在此类设计中运用授权的PCI Express数字IP时，所面临的挑战，以及过去所累积的相关经验。
非技术性挑战
● 选择适合的IP厂商
在现今快速变迁的市场中，硅器件产品能否成功商业化，取决于许多因素。首先是经济方面因素，包括产品上市时间及直接成本。直接成本较容易估算—部份或完整掩膜的成本范围可从最低的数十万美元（130nm工艺），一直到100多万美元（90nm工艺）。而上市时间的延迟则会导致市场占有率流失。依照不同的产品领域及竞争状况，上述因素所造成的影响，可能高达数亿美元的规模。在面对这些成本时，业者必须尽可能地降低设计阶段失败的风险，而其中一种降低风险的方法就是授权已发展成熟的IP。因此，选择适合的IP及IP供应商就成为一项重要的课题。
GbE控制器的规格包含一个用来连接主控端电脑系统的PCI Express接口。在评估采购成本与自行开发的成本后，GbE芯片开发团队选择了向拥有丰富经验的供应商取得IP授权方案。然而，选择适合的IP与供应商不是项简单的工作。尤其在2003年，当PCI Express IP还是项新开发的技术时，毅然决定以授权方式取得IP更是一大挑战。
我们采用了下列各项标准，针对许多IP厂商进行评估：
● 外部IP的品质状况
● 易用性与整合度
● FPGA支持以及硅器件的成熟度
● 互通性检验，包括PCI-SIGR兼容性
● 支持与维护
除了上述标准外，业者亦须评估IP厂商长期发展技术的决心，以及开发团队的技术实力。在硅器件尚未推出实际产品、IP发展还处于初期阶段时，这是个相当重要的环节。在这样的情况下，与厂商密切合作是非常有帮助的。
● 与IP供应商密切合作
当GbE控制器的工程团队决定将PCI Express整合至器件中时，PCI Express 1.0a规格尚处于初拟阶段。这对IP研发业者及工程团队形成另一项挑战，因为规格一旦发生任何变更，都会使IP的开发及整合工作更加复杂，并对专案时程造成直接的影响。
为降低IP整合的风险，GbE控制器设计团队与IP供应商结盟。双方的工程师密切合作，共同解决初期PCI Express规格中未拟定清楚之处，并主动向PCI-SIG的PCI Express小组确定规格的内容。
技术挑战
● 设计整合的挑战
在PCI Express IP的整合过程中，须将尚未拟定完成的PCI Express规格纳入考虑。其中主要的挑战为在整合过程中确保与PCI间的兼容性，以及考虑扩充IP时的兼容性需求。
PCI Express PHY器件与PCI Express数字控制器IP的整合，衍生出许多有待克服的技术问题。在这种接口中会进行许多异步交互作业。链路调适与状态以及功耗管理状态机制，必须维持极高的强固性，以应付各种发生机率极低，却仍有可能发生的状况。有许多不同的因素会影响在序列传输链路上的物理层交握通信协定信号。PCI Express物理层接口（PHY Interface of PCI Express, PIPE）架构在PCI Express MCA与PHY编码子层之间定义了一个标准接口。这种作法可有效隔绝高速与模拟电路问题，防止它们影响数字设计，也让开发GbE控制器的模拟与数字团队能够有协调性地进行工作。
建置PCI Express耗电量管理是一项特别具有挑战性的工作。一个完整的PCI Express耗电量管理解决方案涉及多项不同的标准，包括ACPI、PCI Express及PIPE。研发业者必须了解这些通信协定的运作方法，包括平台硬体阶层架构及平台软件运作的原生模式。PCI Express规格详细规范前者，可惜的是，它并未针对后者进行规范。
● PCI Express IP个性化与组态设定
黑箱作业方式（Black-box approach）在进行技术成熟的IP整合时，或许是一个可以考虑的方式。然而，在开发GbE控制器时，这个方法却不适用。主要原因是在GbE领域中，并没有成熟的技术可以支持PCI Express接口。由于PCI Express IP团队的首要任务是专注于开发可运作的功能模块，而将客户的特殊需求搁置一旁。因此，IP团队在开发IP时必须特别注意个性化IP的开发，以满足所有GbE控制器产品的需求。若没有妥善规划，IP个性化设计有可能会发展出不符规格的解决方案。
为支持规格所允许的设计条件，PCI Express IP也必须支持参数调整功能。在开发搭载小量芯片内建记忆体，与低耗电的高性能PCI Express GbE接口时，选择适合的数字IP组态参数是相当重要的工作。尽管IP供应商提供了参考用的设置值，但设计团队还是不能完全依赖IP供应商的设置，毕竟他们的主要任务仅止于开发可操作的通用功能模块。
● 验证的挑战
对于任何复杂的SoC设计而言，功能验证都是一项重要的工作。在GbE的例子中，最基本的要求是确保GbE连接埠能顺利搭配PCI Express序列链路一起运作。尽管大多数采用的IP已进行过独立测试，有些还通过硅器件检测，但仍须针对整套设计进行检验。检验策略考虑了功能分割、配合IP发展进度的专案时程，以及可用资源。
可采行的检验选项包括了采用搭配FPGA的模拟式检验，或是专心开发单一模拟器的检验环境。采用纯模拟式的检验方式，须选择适合的触发产生与检查机制，以便找出最快达到100%程序码涵盖率与高阶功能涵盖率的最快方法。
● 硅器件检验与PCI-SIG兼容性
器件设计的最终目是必须应用于桌上型或笔记型电脑等复杂的平台里，这些平台通常含有多家厂商所提供的器件，且器件都受到各种不同标准与规格的限制。设计团队必须了解各种系统问题，方能成功整合PCI Express IP。采用这样的模式才能确保最高的成功机率，开发出第一次就能顺利运作的产品，以及内含硅芯片、驱动程序及参考设计方案的完整解决方案。为成功推出产品并获得客户采纳，检验与互通是相当重要的关键。在GbE方面，新罕布什尔大学（University of New Hampshire, UNH）的验证程序相当严谨，其认证结果要比其它与伙伴厂商进行一连串互通性测试还具参考价值。由于PCI Express认证流程与兼容平台尚在发展中，因此互通测试仍相当重要。除了认证与互通性以外，性能量测及基准评价也能用来评估架构上以及个性化方面的各项决策。
对于PCI Express此类技术而言，初期的检验与互通性测试是极具挑战性的工作。在初期阶段，业者很难找到理想的平台来支持新技术，也很难找到兼容且错误较少，且由root-complex /北桥芯片组厂商所设计与制造的链路器件。
结语
随着时间的演进，总线接口也由过去的ISA、PCI，演变至今日的PCI Exress技术。由于PCI Express的优异性能及低廉成本，该技术已成为最适合GbE控制器的标准接口。然而，由于PCI Express IP架构仍属于相对的初期发展阶段，在IP设计及整合及验证的技术上，仍不够成熟完整。因此，开发小组在设计及验证的过程当中，仍会遭遇许多技术及非技术上的挑战。由于产品的上市时间及系统成本，对于该产品是否成功影响甚巨，动辄数亿美元的风险成本，使得厂商们不得不正视这些挑战。因此，厂商们纷纷致力于找出克服这些挑战的最佳方式，以期产品能够在第一次开发时就成功，并以最低开发成本最快推出市面。
总线的演进
为搭配更新更快的处理器，总线接口从最初的ISA，逐渐演进至现今的PCI接口。PCI最初推出了33MHz与66 MHz版本，其后由于性能的需求，进一步推出支持133MHz与266MHz频率的PCI-X。PCI ExpressPCI技术的进一步发展，是一项高性能的通用型互连技术，锁定各种运算与通信平台，包括新一代PC、服务器及各种嵌入式应用。PCI Express接口在使用模式、载入储存架构，以及软件接口方面，完全与PCI兼容。新增的PCI Express强化功能，则包括支持高速序列点对点连接、交换型拓扑，以及封包化的通信协定。其它先进功能还包括耗电量管理、高品质服务、热插拔、资料完整性，以及错误处理等。图1描述PCI系列技术的演进，以及各种应用的带宽需求。
于2003年推出的PCI Express规格，一问市就广受采纳。主要原因有二：第一，由于PCI Express使用的电路板层数较少，配线亦较为简化，因此能够缩小系统印刷电路板（printed circuit board, PCB）的尺寸，进而拥有比PCI与PCI-X更低的成本。第二，PCI Express支持更高的速度及各种新型的附加功能。如图2以及图3所示，市调机构IDC即预测，该项新技术将出现大幅的成长。图2为PCI Express系统逐年的出货量，而图3显示PCI Express半导体的营收额。
PCI Express提供单位通道250 MBps的数据传输速度，将近是传统PCI（133 MBps）的两倍。更高的传输速度能够提升GbE网络接口及其它周边装置的使用效率。由于PCI Express拥有更优异的性能及低廉的成本，因此正快速地取代PCI与PCI-X，成为GbE控制器的标准接口。PCI Express接口的GbE控制器，在全双工模式下能达到将近2,000 Mbps的传输速度。对于通过网络联系的公司内部而言，如此优异的性能提升绝对可创造出更高的生产力。由于PCI Express接口的GbE控制器亦兼容于PCI与PCI-X软件模组，故能简化企业在网络与系统升级上的流程。
图4显示PCI Express接口GbE控制器的内部模块图。这个设计采用多个数字与模拟IP，其中包含自行研发及授权的IP，其成熟度与复杂度都不尽相同。GbE物理层（PHY）IP采用复杂的专利及数字与模拟技术，而GbE媒体存取控制器（Media Access Controller, MAC）数字IP则是已发展相当成熟的器件。PCI Express串行器/解串行器（SerDes）IP又是一个高速模拟IP模块。因此，在整合及验证这些IP时，自然会遇到许多技术及非技术上的挑战。接下来，我们将归纳出在此类设计中运用授权的PCI Express数字IP时，所面临的挑战，以及过去所累积的相关经验。
非技术性挑战
● 选择适合的IP厂商
在现今快速变迁的市场中，硅器件产品能否成功商业化，取决于许多因素。首先是经济方面因素，包括产品上市时间及直接成本。直接成本较容易估算—部份或完整掩膜的成本范围可从最低的数十万美元（130nm工艺），一直到100多万美元（90nm工艺）。而上市时间的延迟则会导致市场占有率流失。依照不同的产品领域及竞争状况，上述因素所造成的影响，可能高达数亿美元的规模。在面对这些成本时，业者必须尽可能地降低设计阶段失败的风险，而其中一种降低风险的方法就是授权已发展成熟的IP。因此，选择适合的IP及IP供应商就成为一项重要的课题。
GbE控制器的规格包含一个用来连接主控端电脑系统的PCI Express接口。在评估采购成本与自行开发的成本后，GbE芯片开发团队选择了向拥有丰富经验的供应商取得IP授权方案。然而，选择适合的IP与供应商不是项简单的工作。尤其在2003年，当PCI Express IP还是项新开发的技术时，毅然决定以授权方式取得IP更是一大挑战。
我们采用了下列各项标准，针对许多IP厂商进行评估：
● 外部IP的品质状况
● 易用性与整合度
● FPGA支持以及硅器件的成熟度
● 互通性检验，包括PCI-SIGR兼容性
● 支持与维护
除了上述标准外，业者亦须评估IP厂商长期发展技术的决心，以及开发团队的技术实力。在硅器件尚未推出实际产品、IP发展还处于初期阶段时，这是个相当重要的环节。在这样的情况下，与厂商密切合作是非常有帮助的。
● 与IP供应商密切合作
当GbE控制器的工程团队决定将PCI Express整合至器件中时，PCI Express 1.0a规格尚处于初拟阶段。这对IP研发业者及工程团队形成另一项挑战，因为规格一旦发生任何变更，都会使IP的开发及整合工作更加复杂，并对专案时程造成直接的影响。
为降低IP整合的风险，GbE控制器设计团队与IP供应商结盟。双方的工程师密切合作，共同解决初期PCI Express规格中未拟定清楚之处，并主动向PCI-SIG的PCI Express小组确定规格的内容。
技术挑战
● 设计整合的挑战
在PCI Express IP的整合过程中，须将尚未拟定完成的PCI Express规格纳入考虑。其中主要的挑战为在整合过程中确保与PCI间的兼容性，以及考虑扩充IP时的兼容性需求。
PCI Express PHY器件与PCI Express数字控制器IP的整合，衍生出许多有待克服的技术问题。在这种接口中会进行许多异步交互作业。链路调适与状态以及功耗管理状态机制，必须维持极高的强固性，以应付各种发生机率极低，却仍有可能发生的状况。有许多不同的因素会影响在序列传输链路上的物理层交握通信协定信号。PCI Express物理层接口（PHY Interface of PCI Express, PIPE）架构在PCI Express MCA与PHY编码子层之间定义了一个标准接口。这种作法可有效隔绝高速与模拟电路问题，防止它们影响数字设计，也让开发GbE控制器的模拟与数字团队能够有协调性地进行工作。
建置PCI Express耗电量管理是一项特别具有挑战性的工作。一个完整的PCI Express耗电量管理解决方案涉及多项不同的标准，包括ACPI、PCI Express及PIPE。研发业者必须了解这些通信协定的运作方法，包括平台硬体阶层架构及平台软件运作的原生模式。PCI Express规格详细规范前者，可惜的是，它并未针对后者进行规范。
● PCI Express IP个性化与组态设定
黑箱作业方式（Black-box approach）在进行技术成熟的IP整合时，或许是一个可以考虑的方式。然而，在开发GbE控制器时，这个方法却不适用。主要原因是在GbE领域中，并没有成熟的技术可以支持PCI Express接口。由于PCI Express IP团队的首要任务是专注于开发可运作的功能模块，而将客户的特殊需求搁置一旁。因此，IP团队在开发IP时必须特别注意个性化IP的开发，以满足所有GbE控制器产品的需求。若没有妥善规划，IP个性化设计有可能会发展出不符规格的解决方案。
为支持规格所允许的设计条件，PCI Express IP也必须支持参数调整功能。在开发搭载小量芯片内建记忆体，与低耗电的高性能PCI Express GbE接口时，选择适合的数字IP组态参数是相当重要的工作。尽管IP供应商提供了参考用的设置值，但设计团队还是不能完全依赖IP供应商的设置，毕竟他们的主要任务仅止于开发可操作的通用功能模块。
● 验证的挑战
对于任何复杂的SoC设计而言，功能验证都是一项重要的工作。在GbE的例子中，最基本的要求是确保GbE连接埠能顺利搭配PCI Express序列链路一起运作。尽管大多数采用的IP已进行过独立测试，有些还通过硅器件检测，但仍须针对整套设计进行检验。检验策略考虑了功能分割、配合IP发展进度的专案时程，以及可用资源。
可采行的检验选项包括了采用搭配FPGA的模拟式检验，或是专心开发单一模拟器的检验环境。采用纯模拟式的检验方式，须选择适合的触发产生与检查机制，以便找出最快达到100%程序码涵盖率与高阶功能涵盖率的最快方法。
● 硅器件检验与PCI-SIG兼容性
器件设计的最终目是必须应用于桌上型或笔记型电脑等复杂的平台里，这些平台通常含有多家厂商所提供的器件，且器件都受到各种不同标准与规格的限制。设计团队必须了解各种系统问题，方能成功整合PCI Express IP。采用这样的模式才能确保最高的成功机率，开发出第一次就能顺利运作的产品，以及内含硅芯片、驱动程序及参考设计方案的完整解决方案。为成功推出产品并获得客户采纳，检验与互通是相当重要的关键。在GbE方面，新罕布什尔大学（University of New Hampshire, UNH）的验证程序相当严谨，其认证结果要比其它与伙伴厂商进行一连串互通性测试还具参考价值。由于PCI Express认证流程与兼容平台尚在发展中，因此互通测试仍相当重要。除了认证与互通性以外，性能量测及基准评价也能用来评估架构上以及个性化方面的各项决策。
对于PCI Express此类技术而言，初期的检验与互通性测试是极具挑战性的工作。在初期阶段，业者很难找到理想的平台来支持新技术，也很难找到兼容且错误较少，且由root-complex /北桥芯片组厂商所设计与制造的链路器件。
结语
随着时间的演进，总线接口也由过去的ISA、PCI，演变至今日的PCI Exress技术。由于PCI Express的优异性能及低廉成本，该技术已成为最适合GbE控制器的标准接口。然而，由于PCI Express IP架构仍属于相对的初期发展阶段，在IP设计及整合及验证的技术上，仍不够成熟完整。因此，开发小组在设计及验证的过程当中，仍会遭遇许多技术及非技术上的挑战。由于产品的上市时间及系统成本，对于该产品是否成功影响甚巨，动辄数亿美元的风险成本，使得厂商们不得不正视这些挑战。因此，厂商们纷纷致力于找出克服这些挑战的最佳方式，以期产品能够在第一次开发时就成功，并以最低开发成本最快推出市面。
