放眼未来，不论SATA或未来将一统总线江山的PCI-Express，这些技术所使用的传输模式，均由传统并列传输改为串行传输。相对的，此类产品在高频讯号的处理、模拟电路之设计与PHY的实作上，对国内IC设计业者均是很大的挑战，这也是国内IC design house 所要努力的方向。
智微科技研发部副部经理黄怡仁
产品企划经理谢荣禧
前言
Serial ATA(以下简称SATA)规格的导入至今已经两年多了，2002年八月以后世界各地均有相关产品问世，如支持SATA的主机板、SATA转换卡、PCI-SATA控制卡等，市场已呈现逐渐加温的状况。而今年第二季起Intel更推出支持SATA的南桥芯片。SATA接口将取代传统Parallel ATA(IDE)的态势也日渐明显（请参考表1之比较表）。另一方面SATA 与现存于PC上的USB、IEEE1394相比，在效能与功能的表现上也十分优异，未来PC interface生态将会产生重新洗牌的效果（请参考表2之比较表）。
当初在选择取代传统PATA的新技术问题上，高速串行传输协议挟其已经在Fiber channel、Giga-bit Ethernet及其它高速串行传输技术成功导入市场的优势，且在技术上还有宽广的成长空间，而被选择为下一世代ATA协议的新标准，ATA也因此进入了SATA时代。由于SATA采用的串行传输方式与传统的并列传输方式不同；就技术的角度来看，3V或5V等大振幅讯号是并不适合做高速串行传输；小振幅的讯号因其有较短的上升与下降时间，使得高速传输之可能性增加。但小振幅讯号传输却易受噪声（noise）的干扰，必须搭配其它技术来加以克服。因此以+/- 0.25V差动讯号（differential signal）来取代传统的单端(single end)讯号，用以提高噪声容忍度。在传输编码技术的选择上，导入广为在其它高速串行传输技术所采用的8b/10b编码技术，以提高传输位的辨识率并且降低高频讯号的电磁干扰。最后，在传输封包中加入CRC确认数据，以保证在高速传输中的命令(command)、讯息(message)及数据(data)都能正确无误。这也就是SATA技术的雏型。SATA对国内IC设计业者最大的挑战还是在于国内最不熟悉的模拟电路设计与PHY的设计部份，本文将对Serial ATA II 3G PHY的设计挑战作一简单的介绍，使读者能对SATA II 3G PHY的设计与测试有进一步的了解。
现况
目前市场上推出的SATA相关产品，多属于SATA 1.0的规格，传输速率达150MB/s。而SATA working group已推出下一代SATA II 之规格，在此SATA II规格中，又分为所谓的Phase 1 与 Phase 2两个阶段（详细比较请参考表3）。SATA II Phase 2之传输速率将达300MB/s。
国内虽然已多家业者推出SATA Chip的解决方案，但大多数的业者，在最核心的SATA PHY部份，依旧是仰赖国外大厂的IP授权与合作，本身并未具备完整的SATA PHY开发能力。对国内厂商而言，过去虽在PC市场上打下一片江山，然而多着重于效能层次较低的产品应用，所牵涉到的技术也多属于数字IC领域，一旦产品效能走向高速、宽频之应用，已非单纯的数字技术可以克服。目前最热门的应用，如高速I/O、3D绘图、DVI等所带来的高速应用必将使得未来的IC design house面临更多来自高频、RF、电磁干扰(EMI)等问题。
放眼未来，不论SATA或未来将一统总线江山的PCI-Express（PCI Express架构请参考图 1），这些技术所使用的传输模式，均由传统并列传输改为串行传输。相对的，此类产品在高频讯号的处理、模拟电路之设计与PHY的实作上，对国内IC设计业者均是很大的挑战，这也是国内IC design house 所要努力的方向。
智微科技研发部副部经理黄怡仁
产品企划经理谢荣禧
前言
Serial ATA(以下简称SATA)规格的导入至今已经两年多了，2002年八月以后世界各地均有相关产品问世，如支持SATA的主机板、SATA转换卡、PCI-SATA控制卡等，市场已呈现逐渐加温的状况。而今年第二季起Intel更推出支持SATA的南桥芯片。SATA接口将取代传统Parallel ATA(IDE)的态势也日渐明显（请参考表1之比较表）。另一方面SATA 与现存于PC上的USB、IEEE1394相比，在效能与功能的表现上也十分优异，未来PC interface生态将会产生重新洗牌的效果（请参考表2之比较表）。
当初在选择取代传统PATA的新技术问题上，高速串行传输协议挟其已经在Fiber channel、Giga-bit Ethernet及其它高速串行传输技术成功导入市场的优势，且在技术上还有宽广的成长空间，而被选择为下一世代ATA协议的新标准，ATA也因此进入了SATA时代。由于SATA采用的串行传输方式与传统的并列传输方式不同；就技术的角度来看，3V或5V等大振幅讯号是并不适合做高速串行传输；小振幅的讯号因其有较短的上升与下降时间，使得高速传输之可能性增加。但小振幅讯号传输却易受噪声（noise）的干扰，必须搭配其它技术来加以克服。因此以+/- 0.25V差动讯号（differential signal）来取代传统的单端(single end)讯号，用以提高噪声容忍度。在传输编码技术的选择上，导入广为在其它高速串行传输技术所采用的8b/10b编码技术，以提高传输位的辨识率并且降低高频讯号的电磁干扰。最后，在传输封包中加入CRC确认数据，以保证在高速传输中的命令(command)、讯息(message)及数据(data)都能正确无误。这也就是SATA技术的雏型。SATA对国内IC设计业者最大的挑战还是在于国内最不熟悉的模拟电路设计与PHY的设计部份，本文将对Serial ATA II 3G PHY的设计挑战作一简单的介绍，使读者能对SATA II 3G PHY的设计与测试有进一步的了解。
现况
目前市场上推出的SATA相关产品，多属于SATA 1.0的规格，传输速率达150MB/s。而SATA working group已推出下一代SATA II 之规格，在此SATA II规格中，又分为所谓的Phase 1 与 Phase 2两个阶段（详细比较请参考表3）。SATA II Phase 2之传输速率将达300MB/s。
国内虽然已多家业者推出SATA Chip的解决方案，但大多数的业者，在最核心的SATA PHY部份，依旧是仰赖国外大厂的IP授权与合作，本身并未具备完整的SATA PHY开发能力。对国内厂商而言，过去虽在PC市场上打下一片江山，然而多着重于效能层次较低的产品应用，所牵涉到的技术也多属于数字IC领域，一旦产品效能走向高速、宽频之应用，已非单纯的数字技术可以克服。目前最热门的应用，如高速I/O、3D绘图、DVI等所带来的高速应用必将使得未来的IC design house面临更多来自高频、RF、电磁干扰(EMI)等问题。
放眼未来，不论SATA或未来将一统总线江山的PCI-Express（PCI Express架构请参考图 1），这些技术所使用的传输模式，均由传统并列传输改为串行传输。相对的，此类产品在高频讯号的处理、模拟电路之设计与PHY的实作上，对国内IC设计业者均是很大的挑战，这也是国内IC design house 所要努力的方向。
