MIPS与Virage Logic共同推出新款Core-Optimized IP套件

本文作者:admin       点击: 2006-08-08 00:00
前言:
业界标准处理器架构与数字消费性核心方案领导供货商MIPS Technologies(NASDAQ: MIPS)与Silicon Aware IP™开发先锋暨半导体IP平台领导供货商Virage Logic(NASDAQ: VIRL),宣布共同推出新款核心最佳化IP套件,以Virage Logic的Area, Speed and Power (ASAP) Memory™ 内存以及ASAP Logic™ 高速(HS)IP为基础,这些特别调校过的新款核心最佳化IP套件让MIPS客户能发挥MIPS核心的最大效能。 

核心最佳化IP套件锁定采台积电90nm G制程的MIPS32® 24K®、24KE™ ,以及34K™核心系列。运用核心最佳化IP套件,24K、24KE核心仅须使用一般标准门坎晶体管(nominal threshold transistors),即可达到660 MHz的时钟频率。
 
MIPS行销副总裁Jack Browne表示:"我们与Virage Logic针对90nm G制程所合作推出的新款核心最佳化IP套件, 是结合了我们与Virage Logic两家公司的专长所开发出来的产品,SoC研发业者能因此进一步提升效能、加快研发时程,并扩大竞争优势。"

Virage Logic行销与业务开发部资深副总裁Jim Ensell表示:"当客户需要高度差异化以及在效能与可靠度最佳化的IP方案时,Virage Logic一直是最受客户信赖的最佳选择。我们很高兴与MIPS继续合作,为我们的共同客户提供各种整合的解决方案,满足他们在高效能系统设计上的需求。"

关于MIPS32 24K、24KE 、以及34K核心 
MIPS32 24K 与24KE核心采用90nm G制程,提供660 MHz的时钟效能,为嵌入式元件市场中,可授权32位可合成核心中时钟最高的产品,能加快研发时程以及降低产品成本。MIPS核心支持各种嵌入式消费性产品,包括数字与互动电视、机顶盒、以及DVD播放机。24KE核心配置 MIPS® DSP特定应用延伸指令(ASE),在执行各项嵌入型应用中的信号处理效能可达无内建DSP ASE核心的3倍。  

34K™核心为授权用户提供革命性的多重执行绪解决方案,能提高系统效能,大幅降低整体SoC晶粒尺寸、成本、以及耗电量。34K核心能提高处理器的使用率,当一个执行绪在存取内存时,其它执行绪可立即递补至执行管线,大幅增加应用处理的流量。

供应时程
Virage Logic锁定MIPS32® 24K®、24KE™ ,以及34K™核心采台积电90nm G制程的核心最佳化IP套件,现已开始供货。详细信息请参考info@viragelogic.com。