——LSI403LP提供低功耗与高弹性芯片内部存储器，可大幅提升整体系统效率
通讯芯片及网络运算方案领导厂商LSI Logic公司发表一款新型低功耗、可调式数字讯号处理器(Digital Signal Processor, DSP)，进一步扩展其ZSP™ DSP标准产品的阵容。LSI403LP以LSI Logic ZSP400核心为基础，针对要求低成本、低耗电、高输出流量、以及高弹性的应用所设计，如消费性电子以及客户端设备。此类型应用包括如数字音乐播放机、缆线与DSL调制解调器、以及视讯转换器等，皆需要先进的讯号处理技术以支持高品质的音效与语音服务。
ZSP标准产品的一项主要竞争优势就是协助客户移转至系统单芯片整合，以有效运用在软件方面的投资，进一步降低成本。ZSP技术能支持包括标准产品、ASIC核心、以及可授权IP三种型态的DSP解决方案。
低成本的16位固定点运算LSI403LP是LSI Logic第一款采用0.13微米铜制程的DSP，建构出一套晶粒体积更小、耗电率更低的方案。LSI403LP高弹性的芯片内建内存包含16K字符的指令内存、数据存储器、以及16K字符的可设定指令/数据存储器。研发业者藉由可设式内存，能针对本身的特殊应用设定最理想的芯片内部指令与数据存储器容量。总容量达48K字符的芯片内部存储器能支持完整的音效与语音应用，而不需使用会提高系统成本与耗电量的外部内存。
LSI403LP 采用208针脚的PQFP封装，运作时脉达150 MHz，最高处理速度达每秒6亿个指令(MIPS)。新产品的优越效能是透过四路超纯量引擎(four way superscalar engine)与四组执行单元; 两组乘积单元(MACs)与两组算术逻辑单元(ALU)所达成。这方面的设计让LSI403LP能在一个时脉周期内执行两组乘积运算，不仅提供极高的效能，且在一般的应用运算下，耗电率不到0.12mW/MIPS。
为达到最高的I/O效能与弹性，LSI403LP提供两组高速分时多任务(Time-Division Multiplexing, TDM)序列连结埠，并整合G.711 PCM硬件组件、一组8位主机处理器接口、外部内存接口单元、以及4针脚的可编程I/O连结埠。其它内建在芯片中的外围包括两组16位定时器以及一组改良型8信道DMA控制器。LSI403LP现已开始供应样本，预计在2002年第4季进入量产。
通讯芯片及网络运算方案领导厂商LSI Logic公司发表一款新型低功耗、可调式数字讯号处理器(Digital Signal Processor, DSP)，进一步扩展其ZSP™ DSP标准产品的阵容。LSI403LP以LSI Logic ZSP400核心为基础，针对要求低成本、低耗电、高输出流量、以及高弹性的应用所设计，如消费性电子以及客户端设备。此类型应用包括如数字音乐播放机、缆线与DSL调制解调器、以及视讯转换器等，皆需要先进的讯号处理技术以支持高品质的音效与语音服务。
ZSP标准产品的一项主要竞争优势就是协助客户移转至系统单芯片整合，以有效运用在软件方面的投资，进一步降低成本。ZSP技术能支持包括标准产品、ASIC核心、以及可授权IP三种型态的DSP解决方案。
低成本的16位固定点运算LSI403LP是LSI Logic第一款采用0.13微米铜制程的DSP，建构出一套晶粒体积更小、耗电率更低的方案。LSI403LP高弹性的芯片内建内存包含16K字符的指令内存、数据存储器、以及16K字符的可设定指令/数据存储器。研发业者藉由可设式内存，能针对本身的特殊应用设定最理想的芯片内部指令与数据存储器容量。总容量达48K字符的芯片内部存储器能支持完整的音效与语音应用，而不需使用会提高系统成本与耗电量的外部内存。
LSI403LP 采用208针脚的PQFP封装，运作时脉达150 MHz，最高处理速度达每秒6亿个指令(MIPS)。新产品的优越效能是透过四路超纯量引擎(four way superscalar engine)与四组执行单元; 两组乘积单元(MACs)与两组算术逻辑单元(ALU)所达成。这方面的设计让LSI403LP能在一个时脉周期内执行两组乘积运算，不仅提供极高的效能，且在一般的应用运算下，耗电率不到0.12mW/MIPS。
为达到最高的I/O效能与弹性，LSI403LP提供两组高速分时多任务(Time-Division Multiplexing, TDM)序列连结埠，并整合G.711 PCM硬件组件、一组8位主机处理器接口、外部内存接口单元、以及4针脚的可编程I/O连结埠。其它内建在芯片中的外围包括两组16位定时器以及一组改良型8信道DMA控制器。LSI403LP现已开始供应样本，预计在2002年第4季进入量产。
