在硅片融合技术领域，Altera已经拥有了丰富的经验。
2012年9月6日，Altera公开了在其下一代20-nm产品中规划的几项关键创新技术。延续在硅片融合上的承诺，Altera向客户提供终极系统集成平台，以结合FPGA的硬件可编程功能、数字信号处理器和微处理器的软件灵活性，以及面向应用的硬核知识产权(IP)的高效。Altera在20 nm的体系结构、软件和工艺的创新，能支持更强大的混合系统架构的开发，带来性能、带宽、集成度和功效的新的提升。
今天的28纳米高端FPGA，只有40%的硅片面积是FPGA内核，60%的硅片面积主要是用于其他模块，比如是DSP模块、存储器、收发器还有其他硬件功能模块。在20纳米工艺阶段，Altera会沿用硅片融合的技术思路，在三个方面提升FPGA能力。首先是高速收发器，支持达到40Gbps/秒的数据吞吐能力，其次个是可变精度的DSP，可以支持高达5T次/秒的浮点运算；第三就是3D封装的能力，可以集成多种应用模块，或者可以实现异构的ASIC。
Altera的20-nm混合系统架构包括40-Gbps收发器技术、下一代精度可调数字信号处理(DSP)模块体系结构以提供高达5 TFLOP（每秒5万亿次浮点运算）的IEEE 754标准浮点运算性能、异质混合3D IC技术即通过创新的高速互联接口来集成FPGA和用户可定制HardCopy® ASIC，或者集成包括存储器、第三方ASIC、光接口等在内的各种技术。Altera是业界唯一能够在一个器件中集成FPGA和ASIC的公司。
20-nm混合系统架构在功耗管理方面继续创新，包括自适应电压调整、可编程功耗技术、以及工艺技术优化等，使得Altera器件功耗比前一代降低了60%。
异质混合20-nm系统的开发通过全功能高级设计环境得以实现，这一设计环境包括系统集成工具(Qsys)、基于C的设计工具(OpenCL™)以及DSP开发软件(DSP Builder)。Altera持续关注通过增强其开发工具以在20nm实现业界最快的编译时间，来提高设计人员的效能。
Misha Burich博士表示下一代通信、网络、广播和计算应用设计人员在扩展带宽、提高性能以及降低功耗方面面临越来越大的需求。Altera在20 nm的创新使得交付能够非常高效、混合系统架构非常灵活，利用20-nm FPGA最新工艺技术提供高度优化的专用电路，其结果是该器件以最低功耗提供业界水平最高的IC集成度、性能和带宽。
Altera下一代器件采用TSMC的20-nm工艺技术和业界最高的系统集成度，并包括硬核ARM®处理器子系统。20-nm 片上系统(SoC) FPGA为客户提供了从28-nm到20-nm的软件移植途径，同时将处理器子系统的性能提高了50%。
受益于收发器的创新，新一代20纳米FPGA带宽提升2倍、新一代的浮点的可变精度的DSP模块，可提供5倍的数字信号处理的能力、3D封装可提供10倍的系统集成的能力，并且使得整体的功耗有高达60%的降低。
使用成熟的设计冗余技术可以有效控制未来FPGA器件的成本。
提高FPGA良率的技术方面，Altera使用了设计冗余技术，早在2004年，Altera就引入了这项技术。
Altera公司资深副总裁兼首席技术官Misha Burich博士表示“事实上，硅片融合这项技术我们已经使用了很多年，早在130纳米工艺阶段，我们就在FPGA中嵌入了内存以及DSP模块；在90纳米工艺阶段，也就是2004年，我们嵌入了速度达3Gbps/秒的硬收发器。2006年，在65纳米工艺阶段，我们嵌入了硬件内存控制器，以及硬件电源控制模块。2008年，在40纳米工艺阶段，我们嵌入协议相关的硬件IP，比如PCIE。2011年，在28纳米工艺阶段，我们嵌入了硬件处理器，同时提供可变精度DSP模块。”
在FPGA硅片当中，构建额外的逻辑，DSP和Memory。当生产线上检测到有一部分逻辑，或者DSP，或者Memory失效以后，就会用激光把失效的部分隔开，从而不至于让整个芯片报废。Misha Burich博士表示”通过5%的冗余模块，我们可以极大的提高芯片的良率，特别是一些比较大的密度器件。相对于小密度而言，大密度的die良率非常低。这也是为什么Xilinx在28纳米器件上，对于高密度FPGA使用2.5D封装的原因，完全是出于成本的考虑。当然这些进步也得益于台积电（TSMC）的20纳米工艺，TSMC在20-nm上工艺的创新，也使得我们能够在相应的领域来做出相应的创新，新一代工艺也是我们创新的一个基础。”
