Lattice发表超高效能的系统内可编程(ISP)简单型PLD-ispGAL®22V10A系列

本文作者:admin       点击: 2003-04-01 00:00
前言:
Lattice半导体发表超高效能的系统内可编程(ISP)简单型PLD-ispGAL&reg;22V10A系列。该系列组件具有领先业界的效能,高达455MHz操作频率(fMAX),2.3ns脚对脚延迟(tPD)和低待机功率(<300&micro;W),且支持I/O标准3.3、2.5和1.8V。ispGAL22V10A系列采用新型32脚位QFN(方型平面封装无脚位)封装,以及传统28脚位的PLCC版本。32只脚的QFN比传统PLCC封装小84%(5mm x 5 mm),使其适用于高密度PCB的小尺寸消费性与可携式电子应用如蜂巢式电话、呼叫器与PDA上。
ispGAL&reg;22V10AC为业界首款1.8V系统内可编程SPLD。 ispGAL22V10A系列也提供2.5V和3.3V电源供应版本,分别命名为 ispGAL&reg;22V10AB和ispGAL&reg;22V10AV。 ispGAL22V10A系列提供强化I/O支持包括LVCMOS3.3V,2.5V和1.8V。针对采用QFN封装,经使用一单独的Vcco连接,输出电压与核心供应电压各自独立。 ispGAL22V10A的I/O系列为5V容限,而且可以热插入,以便连接现有的芯片与接口。在价位方面,28pin PLCC与32pin QFN封装的ispGAL22V10A系列,50,000颗以上大量价格可低于1.0美元。
同时, Lattice半导体公司也发表PAC-Designer&reg;2.0版本软件,支持日前发表的ispPAC Power Manager系列组件。此版本新增的特性包括LogiBuilder&#8482;设计入门和波形仿真模块,大幅简化印刷电路板上电源管理功能的实现,当使用ispPAC Power1208和ispPAC Power604混合信号电源管理组件。
PAC-Designer新的LogiBuilder特性能让设计工程师使用5个基本的直觉式点击指令就完全的定义出电路板的电源管理需求(电源供应器序列,监测,产生监测信号)。这种简单易懂的程序可用以编译ispPAC组件的CPLD部分。经由使用数字波形仿真器,设计工程师可以很快地验证LogiBuilder程序。 经由边缘扫描端口,ispPAC组件的系统内编程才得以快速有效地完成由概念到硅芯片的周期。
Lattice的ispPAC Power Manager组件由于具有系统内可编程模拟与逻辑区块,新组件提供最佳化的电源供应管理功能,经结合可编程逻辑、电压比较器、参考器、和高电压FET驱动器后,该组件支持单芯片的可编程电源供应的排序与监测。
Lattice的PAC-Designer2.0版软件现适用于PC已经供货,可由Lattice网站www.lattice.com下载。除了支持最新的Power1208和Power604组件,该组件也支持Lattice五种其它量产的ispPAC组件。使用者可得到免费六个月的PAC-Designer评估版授权。