Altera正式发布 4.0版Quartus II软件

Altera公司（纳斯达克：ALTR）宣布4.0版Quartus? II设计软件正式发布，全面支持新款Stratix? II FPGA，这款器件的容量是第一代Stratix系列的两倍，性能比其提高了50%。Quartus II软件为大容量FPGA设计提供了先进的技术，允许设计者充分地发挥Stratix II器件系列的全部潜力。新版Quartus II软件具有业界最易用的设计流程、系统设计能力、时序收敛和验证方案，能够为FPGA设计提供先进的开发环境。 
       4.0版Quartus II软件结合了Altera EDA伙伴的技术，为大容量FPGA提供业界最先进的设计方法。Altera的Quartus II软件是唯一允许设计者针对FPGA和结构化ASIC进行无缝开发的设计环境。Quartus II软件采用了Altera的LogicLock?设计方法，是一款非常优秀的FPGA设计工具，能够提供真正的模块化设计流程，这在支持团队设计上是无可匹敌的。而且，Altera的Quartus II软件是唯一具有工业标准TCL脚本接口的FPGA设计工具，允许设计者在GUI和脚本设计技术之间混合使用。新版的Quartus II软件采用了新的存储编译器的波形生成器，它通过动态地产生用户参数化存储结构的操作波形显示，图形化地支持了‘what if’分析，从而进一步加快了设计进程。

Quartus II设计软件中的SOPC Builder工具是可编程逻辑器件（PLD）业界唯一支持IP设计的工具，包括完整和自动的系统定义和实现，无需更底层的HDL或原理图描述。SOPC Builder将充分利用Altera和AMPPSM成员的IP核，提供一套快速集成到系统级设计中的丰富的专用IP。Quartus II软件具有任何FPGA厂商中最丰富的时序收敛技术集。Quartus II软件具集成物理综合技术，强大的图形化分析工具组，新的RTL查看器，Design Space浏览器，自动性能优化工具和增量装配技术，从而为设计者提供无可匹敌的能力，选择高度自动或“超级用户”模式来实现性能和面积目标。另外，4.0版Quartus II设计软件改进了核心布局布线技术，针对Stratix II FPGA的设计，Fmax平均提高50%，编译时间快18%；当使用Auto Fit功能时，所有PLD系列的编译时间减少50%。
       
       Quartus II软件除了集成了所有先进的第三方EDA验证工具和方法外，还提供了先进的多时钟时序分析能力、集成功率分析、在短时间内完成设计修改的芯片编辑器和SignalTap? II嵌入逻辑分析仪。SignalTap II嵌入逻辑分析仪支持最多的通道、最快的时钟速度和最大的采样深度。4.0版Quartus II软件内的SignalTap II在FPGA嵌入逻辑分析仪中提供了最先进的触发能力。Altera网站www.altera.com/q2webeditio