随着市场向具有720p、1080i 甚至1080p视频输入的高清显示器转移，视频设计人员将因为对信噪比(SNR)、视频信号上升/下降时间和过冲 (overshoot) 等关键指标的严格要求，而遇到更多设计挑战。本文将给出用于前端及后端视频驱动器/接收器的优化高性能模拟视频解决方案，可以缩短上市时间，同时减少元件数目以节省PCB板面积，以及降低成本。对于数字视频传输，本文更提出针对手持式或消费应用的超低功耗和低EMI解决方案，同时具备出色的长电缆驱动能力，可在数字视频数据路径上省去中继器的使用。
SD/HD视频驱动器电路
图1是具有标准清晰度(SD)、逐行扫描或高清晰度(HD) 内容单视频输出的机顶盒或DVD-RW设计的典型视频驱动器输出结构。图1所示的多连接器输出(>2)使用了高带宽模拟开关来隔离彼此的负载，以便从直流的角度防止驱动器的电阻负载过载。在这个结构中，输出驱动器能够驱动2个SD分量视频输出或1个HD视频输出。针对这种设计，建议不要使用以无源RLC元件为基础的滤波器，原因有二：第一，由LC元件构成的重建滤波器-3dB带宽是固定的，而且不可根据输入视频信号带宽不同（例如SD或HD信号带宽）来编程；第二，LC滤波器的大电容和电感会大大减小视频开关的带宽，从而大幅降低高清信号边缘的质量。基于通门(Pass-gate) 结构的视频开关对滚降(roll-off)-3dB带宽方面的电容负载非常敏感。采用图1所示的设计，开关只能看到有源滤波器的输出电容，这比无源LC滤波器的低得多(多达数百pf)。在标准清晰度模式下可在视频滤波器输入和输出之间使用峰化电容(peaking capacitor)连接，以便改善插入损耗来获得更佳的图像清晰度。对于具有约4.2MHz大量插入损耗编码器的设计而言，尤其需要如此。例如，中国的国家视频标准明确规定，4.8MHz以下机顶盒视频输出的损耗要求为±0.8dB，而4.8MHz～5MHz的则为±1dB。这里，峰化电容可用来提高有源滤波器的Q值，以补偿在该频率范围内的编码器损耗。电容值并需要根据特定设计进行调节。对大多数应用而言，47pf是一个很好的起始点。
高清模拟前端设计的挑战及解决方案
随着LCD或等离子电视设计中分量视频输入的数量日益增加，传统的模拟前端设计采用一个视频开关，在YPbPr或计算机RGB信号这些分量输入之间进行选择。视频开关一般放在视频滤波器之前。视乎输入信号的格式而定，SYNC脉冲可以出现在所有信道上，其中Y信道的量值可低至-286mV。有时，来自外部电缆输入的SYNC脉冲可以低至 -500mV或以下。大型的负电压尖峰会阻止开关处于完全关断(OFF)状态。通常需要一个DC偏置来使带有同步信号的输入视频信号高于地电平。如果情况并非如此，开关则尽量处于完全关断，但风险是负信号比典型视频开关的最大额定值 -500mV小得多。DC偏置可以在AC耦合电容之后通过简单的电阻分压器来实行。上述结构是少数平板设计中的一种传统设计方法。
但若把视频开关放在滤波器后面，则可在3个方面提升设计。第一，这能省去所有信道的DC偏置电路，因为大多数有源视频滤波器都具有内部钳位电路。第二，考虑到下一级滤波器输入为高阻抗输入节点，AC耦合电容的大小可有效降低至0.1μf。第三，开关与输入连接器端(包括电缆寄生电容、接头电容和ESD保护器寄生电容)的高电容节点相隔离。与前文所述相类似，由于放置于视频滤波器之后的开关只能看到下一级A/D转换器的输入电容(仅3pf～4pf)，这种隔离因而可以有效地提高视频信号数据路径的-3dB带宽，如图2所示。
小面板数字视频传输的最佳解决方案
以传统数字RGB接口为基础的小面板显示器采用16位或18位TTL技术，在LCD控制器和显示器之间传输数字视频数据。当显示器分辨率越来越高及LCD显示器尺寸越来越大时，TTL技术将成为高速视频数据传输的瓶颈，尤其是对于那些LCD控制器和显示器之间具有长电缆连接 (大于1m) 的应用而言，而不是大部分便携或手持式应用的100mm。
对于中至大型尺寸的面板显示器，还有另外的解决方案可供选择，即是具有LVDS接口及FPC电缆长度一般小于1m，而且每个LVDS信道的数据吞吐量在Gbps数量级以下。这些LVDS收发器会把24位或18位RGB并行TTL数据串行化为3个信道LVDS 或 TMDS串行视频流，再在LCD模组 (LCM) 端解码还原为TTL并行数据。这种串行化方案在大于15英寸的面板中非常普遍。通过并行TTL RGB数据的串行化，柔性电缆上运行的逻辑信号是摆幅小得多的LVDS，同时可在接收端匹配端接电阻，以驱动足够长度的电缆。
随着LVDS技术需要更长的电缆驱动，或者串行速度的不断加快，这种伪电流接口技术出现了瓶颈。基本上，传统的LVDS技术驱动器提供环路电流，再通过接收器端100Ω或50Ω的端接电阻把该电流转换为电压。这类技术称为“伪电流”接口技术，因为接收器感测的是差分电压而不是直接感测电流。接收器基于端接电阻的差分电压检测逻辑“1”和“0”。这些以电压感测方案为基础的接收器对接收器输入端的电容负载非常敏感 (i=C·dV/dt)，如电缆寄生电容、接头电容、ESD抑制器寄生电容和接收器输入电容。电缆越长，接收器输入端的电容就越大。与此同时，由于这些用于长电缆和高速数据传输的“伪电流”接口技术对电容负载非常敏感，建议设计人员把中继器放置在接收器功能之前，以重新恢复接收器阈值以上的眼图量值 (eye magnitude)，让时钟数据恢复电路CDR电路能轻易恢复数据和时钟信息。
在飞兆半导体推出以真正电流感测为基础的技术电流转换逻辑 (CTLTM) 之后，中继器再不必要，因为CTL技术的每信道功耗比LVDS技术少70%，而发出的EMI辐射也低10db。CTL技术的数据延迟也比LVDS短得多。图3是飞兆半导体uSerDesTM系列产品在绞线电缆长度大于5m的长电缆数据传输应用中的应用实例，这里CTL技术在串行器输出中使用。在该应用中，由于CTL技术对电容负载没有那么敏感，且接收器检测的是电流而非差分电压，因此不需要中继器。除此之外，解串器毋需PLL CDR电路就可以对串行数据进行高效解码，因为数据和时钟是源同步的，其字符边界建立在数据流中，所以无需激活PLL也可进一步降低解串器的功耗。
上述应用可包括打印机显示数据传输应用、汽车LCD显示器应用和其它需要长电缆驱动的安全监控应用。
结 语
在亚洲特别是中国，高分辨率模拟和数字视频I/O在机顶盒、平板显示器及汽车配件的应用不断涌现。这个高清显示器市场代表着应用的高速发展，而当中的低噪声、低EMI和低功耗模拟产品有着庞大的市场潜力。对设计人员而言，重要的是不仅需要理解各个模拟产品的性能，而且还应知道如何优化视频信号数据路径。这种优化可以显着缩短设计周期，使设计人员能够更快地将产品推向市场。
SD/HD视频驱动器电路
图1是具有标准清晰度(SD)、逐行扫描或高清晰度(HD) 内容单视频输出的机顶盒或DVD-RW设计的典型视频驱动器输出结构。图1所示的多连接器输出(>2)使用了高带宽模拟开关来隔离彼此的负载，以便从直流的角度防止驱动器的电阻负载过载。在这个结构中，输出驱动器能够驱动2个SD分量视频输出或1个HD视频输出。针对这种设计，建议不要使用以无源RLC元件为基础的滤波器，原因有二：第一，由LC元件构成的重建滤波器-3dB带宽是固定的，而且不可根据输入视频信号带宽不同（例如SD或HD信号带宽）来编程；第二，LC滤波器的大电容和电感会大大减小视频开关的带宽，从而大幅降低高清信号边缘的质量。基于通门(Pass-gate) 结构的视频开关对滚降(roll-off)-3dB带宽方面的电容负载非常敏感。采用图1所示的设计，开关只能看到有源滤波器的输出电容，这比无源LC滤波器的低得多(多达数百pf)。在标准清晰度模式下可在视频滤波器输入和输出之间使用峰化电容(peaking capacitor)连接，以便改善插入损耗来获得更佳的图像清晰度。对于具有约4.2MHz大量插入损耗编码器的设计而言，尤其需要如此。例如，中国的国家视频标准明确规定，4.8MHz以下机顶盒视频输出的损耗要求为±0.8dB，而4.8MHz～5MHz的则为±1dB。这里，峰化电容可用来提高有源滤波器的Q值，以补偿在该频率范围内的编码器损耗。电容值并需要根据特定设计进行调节。对大多数应用而言，47pf是一个很好的起始点。
高清模拟前端设计的挑战及解决方案
随着LCD或等离子电视设计中分量视频输入的数量日益增加，传统的模拟前端设计采用一个视频开关，在YPbPr或计算机RGB信号这些分量输入之间进行选择。视频开关一般放在视频滤波器之前。视乎输入信号的格式而定，SYNC脉冲可以出现在所有信道上，其中Y信道的量值可低至-286mV。有时，来自外部电缆输入的SYNC脉冲可以低至 -500mV或以下。大型的负电压尖峰会阻止开关处于完全关断(OFF)状态。通常需要一个DC偏置来使带有同步信号的输入视频信号高于地电平。如果情况并非如此，开关则尽量处于完全关断，但风险是负信号比典型视频开关的最大额定值 -500mV小得多。DC偏置可以在AC耦合电容之后通过简单的电阻分压器来实行。上述结构是少数平板设计中的一种传统设计方法。
但若把视频开关放在滤波器后面，则可在3个方面提升设计。第一，这能省去所有信道的DC偏置电路，因为大多数有源视频滤波器都具有内部钳位电路。第二，考虑到下一级滤波器输入为高阻抗输入节点，AC耦合电容的大小可有效降低至0.1μf。第三，开关与输入连接器端(包括电缆寄生电容、接头电容和ESD保护器寄生电容)的高电容节点相隔离。与前文所述相类似，由于放置于视频滤波器之后的开关只能看到下一级A/D转换器的输入电容(仅3pf～4pf)，这种隔离因而可以有效地提高视频信号数据路径的-3dB带宽，如图2所示。
小面板数字视频传输的最佳解决方案
以传统数字RGB接口为基础的小面板显示器采用16位或18位TTL技术，在LCD控制器和显示器之间传输数字视频数据。当显示器分辨率越来越高及LCD显示器尺寸越来越大时，TTL技术将成为高速视频数据传输的瓶颈，尤其是对于那些LCD控制器和显示器之间具有长电缆连接 (大于1m) 的应用而言，而不是大部分便携或手持式应用的100mm。
对于中至大型尺寸的面板显示器，还有另外的解决方案可供选择，即是具有LVDS接口及FPC电缆长度一般小于1m，而且每个LVDS信道的数据吞吐量在Gbps数量级以下。这些LVDS收发器会把24位或18位RGB并行TTL数据串行化为3个信道LVDS 或 TMDS串行视频流，再在LCD模组 (LCM) 端解码还原为TTL并行数据。这种串行化方案在大于15英寸的面板中非常普遍。通过并行TTL RGB数据的串行化，柔性电缆上运行的逻辑信号是摆幅小得多的LVDS，同时可在接收端匹配端接电阻，以驱动足够长度的电缆。
随着LVDS技术需要更长的电缆驱动，或者串行速度的不断加快，这种伪电流接口技术出现了瓶颈。基本上，传统的LVDS技术驱动器提供环路电流，再通过接收器端100Ω或50Ω的端接电阻把该电流转换为电压。这类技术称为“伪电流”接口技术，因为接收器感测的是差分电压而不是直接感测电流。接收器基于端接电阻的差分电压检测逻辑“1”和“0”。这些以电压感测方案为基础的接收器对接收器输入端的电容负载非常敏感 (i=C·dV/dt)，如电缆寄生电容、接头电容、ESD抑制器寄生电容和接收器输入电容。电缆越长，接收器输入端的电容就越大。与此同时，由于这些用于长电缆和高速数据传输的“伪电流”接口技术对电容负载非常敏感，建议设计人员把中继器放置在接收器功能之前，以重新恢复接收器阈值以上的眼图量值 (eye magnitude)，让时钟数据恢复电路CDR电路能轻易恢复数据和时钟信息。
在飞兆半导体推出以真正电流感测为基础的技术电流转换逻辑 (CTLTM) 之后，中继器再不必要，因为CTL技术的每信道功耗比LVDS技术少70%，而发出的EMI辐射也低10db。CTL技术的数据延迟也比LVDS短得多。图3是飞兆半导体uSerDesTM系列产品在绞线电缆长度大于5m的长电缆数据传输应用中的应用实例，这里CTL技术在串行器输出中使用。在该应用中，由于CTL技术对电容负载没有那么敏感，且接收器检测的是电流而非差分电压，因此不需要中继器。除此之外，解串器毋需PLL CDR电路就可以对串行数据进行高效解码，因为数据和时钟是源同步的，其字符边界建立在数据流中，所以无需激活PLL也可进一步降低解串器的功耗。
上述应用可包括打印机显示数据传输应用、汽车LCD显示器应用和其它需要长电缆驱动的安全监控应用。
结 语
在亚洲特别是中国，高分辨率模拟和数字视频I/O在机顶盒、平板显示器及汽车配件的应用不断涌现。这个高清显示器市场代表着应用的高速发展，而当中的低噪声、低EMI和低功耗模拟产品有着庞大的市场潜力。对设计人员而言，重要的是不仅需要理解各个模拟产品的性能，而且还应知道如何优化视频信号数据路径。这种优化可以显着缩短设计周期，使设计人员能够更快地将产品推向市场。
