新一代无线应用、自动化测试与测量、医疗仪器及图像处理、便携式运算装置等都需要高效能模拟组件，并且对其低功耗的效能要求日益提高。现今厂商运用进阶工艺技术来满足此一要求，例如第三代完全介电隔离式互补双极工艺 BiCom-III。
多年来，高效能模拟设计都需采用分支供电电压 (split power supply voltage)，才能完全发挥既有放大器的全部效能，例如 ±15V、±8V 和最近的 ±5V。如今的高效能模拟趋向使用 +5V、+3V 与更低电压的单电源，这不仅能够降低产生的电压，让电源成本随之减少，而且更可节省低功耗应用的能源。然而，如果信号的可用电压摆幅也必须减少，则模拟设计中极为重要的可用动态范围势必同样受到影响。
动态范围的两项重要数据是信噪比 (SNR) 与无噪声动态范围 (SFDR)。SNR 是信号等级除以噪声：而 SFDR 是信号等级除以最大混附信号：。
噪声可分为许多种类，在放大器中，噪声主要包含闪烁噪声 (通常称为 1/f 噪声，因为与频率呈 1:1 的反对数相依性)、热噪声及射噪声。在放大器中，其非线性会造成谐波失真或互调，进而产生混附信号。
在运算放大器中，电源电压的降低一般会导致信号等级降低，这是因为可用来操作放大器内部晶体管的电压降低。当噪声与失真维持不变时，SNR 与 SFDR 也会相应降低。为了重新恢复动态范围，制造运算放大器时采用的工艺与架构必须具备绝佳的噪声与失真效能，而且晶体管正常运作时所需的固定电源必须减少，这的确需要工艺技术与进阶电路架构方面的重大突破， BiCom-III 正是这类工艺技术创新的一例。
BiCom-III 工艺概览
BiCom-III 是专为超高精度模拟 IC 开发的硅锗 (SiGe) 工艺。这是在基极区添加锗的介电隔离式硅基工艺 (dielectrically isolated silicon-based process)，在基极区添加锗可大幅提升载波机动性，并达到极快速的瞬时时间。此工艺可生产出真正互补的双极 NPN 与 PNP 晶体管，其中的瞬时频率 (fT) 为18ＧＨｚ～19GHz，而最大频率 (fMAX) 为 40GHz～60GHz。互补晶体管可实现AB类放大器等级，这对高速、高效能的模拟电路设计来说极度重要。
BiCom-III 工艺是针对温度范围广达3V～5V的晶体管运作而设计，可达到 18ＧＨｚ ～ 19 GHz 范围的 fT 值，并达到 40ＧＨｚ～50GHz 范围的 fMAX 值。与同类型互补技术的效能相比，其fT值反映出几近三倍的提升程度。介电隔离式晶体管可将集极到基板的寄生现象减至最低，这些寄生参数会影响晶体管的高频率效能。
这项技术还能为高速运算放大器带来许多优点，其中包括：电压系数极低的 MIM (metal-insulator-metal) 电容、绝佳的电阻匹配 (0.1%)、可降低寄生电容的介电隔离 (DI) (或称为绝缘体层上覆硅，SOI)，以及极高的晶体管电流增益与尔利电压 (early voltage) 相乘乘积 (βｘVA)，进而达到更高的放大器增益。
此外，此工艺也包括 CMOS FET，可使高度复杂的数字功能整合在芯片上，以达到绝佳的模拟效能。
NPN 与 PNP 双极晶体管
此技术的主要组件为双极晶体管。对于采用互补设计的高效能模拟应用而言，能有效地协助 NPN 与 PNP 的 fT 效能，使其相互配合 (在 2 倍以内)。除了高 fT 之外，高速线性运算放大器以及其他信号调节电路也需要高晶体管增益，其中的主要特点便是 βｘVA 的乘积。增加 VA 会造成 fT 下降，因为这需要提高基极的掺杂程度，因而导致行动性降低，并增加射极电容。添加锗可以增强基场以抵消此效应，在提高 VA 的同时甚至也提高 fT。
经过提升的基极阻抗 (rb)、瞬时频率 (fT) 以及寄生接面电容 (cjc 与 cjs) 参数可提高固有寄生极点的频率，以达到更高的带宽运作。互补 SiGe 双极晶体管可实现功耗极低的对称架构，进而将失真程度降低。此外，晶体管较小的基极阻抗可使等效的输入噪声电压降到更低。
CMOS 晶体管
除了双极组件外，5V CMOS 也整合到此工艺流程中，以支持需要高 SNR 效能的产品，例如高速模拟数字转换器 (ADC)。表2. 列出 BiCom-III CMOS 晶体管特性。
MIM 电容
工艺开发的关键在于整合稳定而高效能的被动组件。MIM 电容是由 TiN-Ox-TiSi2 层所组成，这些电容的线性电压系数为 -6 ppm/V。由于电容与电压特性的比值稳定，因此电容不会产生过大的失真。
电阻
此工艺提供两种类型的电阻，分别是 NiCrAl 薄膜电阻 (TFR) 及 POLY 电阻。对于市面上的高精度电阻而言，TFR 的 25 ppm/℃ 线性温度系数极具竞争力。而POLY 电阻的 -6 ppm/℃ 线性温度系数，目前在市场上仍未出现可以匹敌的竞争对手。一般而言，芯片内建的温度追踪功能耦合地相当紧密，而增益设定之类的模拟设计功能不会随着温度改变出现显着的变化。
运算放大器：架构与设计目标
为了解此工艺如何协助运算放大器的设计人员，应该先了解该设计的架构与目标。所有运算放大器都使用相同的基本架构：输入级、高阻抗节点及输出级。
输入级是用来取得差动输入信号，并将输入端的差动电压转换为差动电流，并且使此电流传送至高阻抗节点。来自输入端的电流会在高阻抗节点上转换为电压，如果运算放大器提供单端输出，则得到的电压为单端电压。如果运算放大器提供差动输出，则得到的电压为差动电压。此后便会以输出级缓冲高阻抗节点的电压，以驱动输出。
此设计的目标是尽可能获得最高增益，同时减少误差来源，并维持稳定性。此外，一般也希望得到极高的输入阻抗与极低的输出阻抗，换句话说，就是设计出“理想的运算放大器”。
Β x VA
当讨论双极晶体管时，许多设计人员都将晶体管电流增益 (β) 与尔利电压 (VA) 的乘积视为评定效能优劣的指标。
对于输入级而言，晶体管 β 较高便表示输入偏移电流减少，进而表示输入阻抗提高。这也会增加该级的增益，使得放大器的整体增益提升。
对于输出级而言，β 愈高，输出级对于高阻抗节点的负载就会减少，放大器的增益便会提高。
尔利电压是测量晶体管集极阻抗大小的一种方法。高阻抗节点的阻抗与所用晶体管的尔利电压有直接关联，VA 愈高，阻抗便愈高，放大器增益也就愈高。
β x VA 愈高，运算放大器的效能愈好，这是因为它会提高回路增益，而回路增益会降低放大器的误差，像是降低失真程度与输入偏移。在 BiCom-III 中，NPN 的 β x VA 为 50,000，而 PNP 则为 20,000，这些都远高于类似工艺的数值。
介电隔离 (DI) 或绝缘层上覆硅 (SOI)
在制造过程中，晶体管周围会形成氧化硅 (玻璃) 的隔离沟槽，使得晶体管与周围结构相隔离，接面隔离工艺 (junction isolated process) 则使用反向偏移 PN 接面来隔离晶体管。
介电隔离有两项优点：
1. 其他装置与基板的杂散电容降低。
2. 杂散电容提供相当低的线性电压系数。
决定晶体管速度的因素相当多，其中一项重要因素便是杂散电容。随着频率增大，电流“损失”便会减少，因此晶体管在高频率下运作的效能会提高。
随电压改变而变化的电容会导致非线性，进而导致失真。接面隔离工艺会受此影响，这一般呈现在反向增益中具有较佳失真特性的运算放大器，而非非反向增益，因为前者的输入共模电压已经固定，而后者的共模电压会随着输入信号而变化。
MIM 电容
为了达到主极点补偿，会特别在高阻抗节点加入电容。此电容的电压系数愈低，产生的失真就愈小。由于一般出现在运算放大器中的最高电压都是由此而来，因此这对于高阻抗节点相当重要。
BiCom-III MIM 电容的一般电压系数 (线性) 为 -6 ppm/V，这个值相当低，足以与现有的最佳被动组件相比拟。
绝佳的电阻匹配 (0.1%)
对于设定增益、符合电流源以及降低输入偏移电压而言，电阻匹配相当重要。BiCom-III 工艺无需任何调整，即可达到 0.1% 的固有匹配。其中的温度系数也低于大多数商用电阻，对于薄膜电阻而言为 25 ppm/℃ (线性)，对于 POLY 电阻而言为 -6 ppm/℃ (线性)。:
THS4302 与 THS4303 是匹配效能的例证，这些都是固定增益放大器 (5V/V 与 10V/V)，在-40℃ ～+85℃范围内的绝对增益精确度高达 0.1%。
运算放大器
德州仪器的 THS4304 是一款宽带、具回馈式电压及稳定单位增益的 BiCom-III 运算放大器，适用于高效能高速模拟信号处理链，运作电源为 +5V 单电源。这仅需使用 5V 单电源即可提供优于旧型运算放大器的绝佳效能，而旧型运算放大器需要 10V 电源才能达到同等的效能水平。THS4304 的高速动态效能可达到 2.6GHz -3dB 的带宽、750V/μs 的回转率、20 MHz 的 +45dBm 输出三阶截取 (OIP3)，以及 2.4 nV/√Hz 的输入噪声，而静态功耗仅为 90 mW。
低电压单电源运作
为求简单起见，试以运算放大器进行 +5V 单电源运作，如图2. 所示，其中的效能不会有任何变化。如图２所示，此电路会在输入端传递 DC 信号，因此，在参照 (或倾向运用) 中端供电的输入信号时必须相当谨慎。如果不需要 DC 操作，则可与输入端串联插入电容，将 RG 的 VREF 一侧接地，然后通过电阻将正输入偏移到 VREF (=2.5V)，如此即可透过小幅度的更改来达到放大器的 AC 耦合。这两种方法都会将输入与输出共模电压设定为中端供电，并达到最佳的放大器效能。
应用：高速高效能 ADC 驱动放大器差动驱动放大器
上述电路是按照图3. 进行调整的结果，进而提供高效能差动放大器驱动电路，用于 ADS5500 之类的高效能 ADC (14 位 125 MSP ADC)。为便于测试，此电路使用变压器将单端来源信号转换为差动信号。如果应用中的输入信号来源为差动信号，就不需要变压器。
此电路采用两个放大器针对高速ADC提供差动信号路径，其中使用电阻分压器 (两个 10kΩ 电阻) 取得 2.5V (VREF) 的中端供电参考电压 (与上述单电源电路所示相同)。将电压施加到 RG 一侧并施加到运算放大器的正输入端 (透过变压器的中间抽头)，即可将运算放大器的输入与输出共模电压设定为中轨，以优化效能。此高速 ADC 需要 1.5V 的输入共模电压，由于所需的共模电压不匹配，因此信号是从放大器的输出端经过两个 1nF 电容到达 ADC 的输入端进行 AC 耦合。此高速 ADC 的 CM 电压会透过输入端的 1kΩ 电阻将 ADC 的输入偏移为所需的电压。
由于运算放大器是设定为非反向放大器，因此输入端为高阻抗。这对连接至高阻抗来源特别有帮助。在这种情况下，放大器会提供阻抗匹配与信号放大。
在图4中此电路的 SFDR 效能以红色标示，而取自ADS5500数据表的一般效能则以蓝色标示。此图涵盖的频率范围介于 10MHz ～55MHz 之间，此电路的效能数据分别以 10MHz、15.5MHz、20MHz、30MHz、40MHz 及 50MHz 等频率得出的数据。
此电路使用的差动拓朴可大幅抑制放大器的二阶谐波失真。利用这项特性，再加上放大器的绝佳三阶谐波失真效能，即可使得此高速 ADC 的取样程序产生较高阶的谐波，达到电路 (频率高达 40MHz) SFDR 效能的设定。
放大器电路 (利用电阻分压器产生偏压) 需要 +5V 单电源提供总共 185mW 的功率。
图5显示用于测试图4中运算放大器驱动电路的PCB配置如图所示，电路需要极为对称的配置，才能发挥全部效能。
结论
现今高效能模拟电路的发展趋势倾向低电压单电源操作，这需要相当进步的相关技术与设计，BiCom-III 等的新工艺使得这类新装置得以问世，进而促成一系列能满足低功率需求的新一代应用。
