数字电视(DTV)简介
美国联邦通讯委员会(FCC)规定在2009年之前，数字电视广播将会取代自1950年代初期开始使用之模拟电视格式。相对于ATV(模拟)，DTV(数字)拥有较高的分辨率与更新率，以及数字压缩格式。欧洲电信标准协会(ETSI) 和日本广播产业与商业协会(ARIB)也都建议将电视信号转移到数字格式。事实上，过去二十多年来，电视已逐渐采用数字内容、播放与配送。随着数字电视时代来临，许多消费者开始未雨绸缪，将传统模拟式电视换成比较新的数字电视。新一代全数字电视势必将会造成消费者更新的期待和需求。.
美国数字电视标准所定义的最高质量解析广播格式为1080i@60Hz，相当于1920x1080 (full HD) DTV 解晰度与每秒 60 视框)(fps)的更新率。然而为求更高的画质，较新的DTV系统通常支持120fps的全高传真(HD)内容。
典型的DTV 系统是由一个输入解码器单元(input decoder unit)和影像处理与显示单元所组成。一般而言，这个系统能够透过高传真多媒体界面(HDMI)，从数字机上盒(STB)接收多重输入信号; 从天线接口接收空中广播与有线信号 ，以及从视频图像陈列(Video Graphics Array, VGA)接口或数字视频接口(DVI)接收计算机输入信号。解码器单元的主要功能是选择适当的输入信号，以及(选择性)对输入信息执行MPEG2/H.264译码功能。数据之后会通过影像处理单元进行影像提升作业。这些作业包括反交错处理、动态抖动移除、画面更新率转换(frame-rate conversion)、动态补偿、 影像锐化(image sharpening )和大小调整(scaling)，以及色彩处理(coloring processing)。表 1显示在一段时间内，为多种DTV档案处理单一数据流的一般解压缩、反交错处理和动态补偿算法的预计内存频宽和容量设计要求。容量与频宽要求包括软件堆栈、内存缓冲和MPEG译码所需的部份。
在过去，不同的解码器和影响处理模块分别位于不同的芯片上。但是目前的趋势是要把这些模块整合在单一芯片上，以减少组件数目、缩小PCB面积，并简化系统执行。而且因为原始数据流量都隐藏在硅芯片上，单一芯片上的整合模块能够提供更佳的视频内容和影像提升算法保护。
长期而言，市场对影像提升的需求日益增加。这个趋势将会导致内存频宽的需求在2009年之前增加300%。
类似的组件整合和内存频宽趋势也发生在机上盒的市场。主要的原因是，虽然算法可以用不同的方式最佳化，但是DTV和STB系统都在同样类型的输入流量流上执行MPEG解码和影像提升作业。
除了内存频宽和容量的要求之外，内存子系统也必须要符合其它用来做为不同内存解决方案选择标准的系统参数需求(EMI、硅晶粒尺寸、封装尺寸、PCB尺寸和温度限制等等)。
内存解决方案
设计高效能消费者DTV系统最常见的内存解决方案就是XDR 和DDR2。一级内存供货商如尔必达(Elpida)、奇梦达(Qimonda)和三星(Samsung)都有提供这两种消费者 DRAM 内存。
DDR代表2倍数据率(Double Data Rate)，DDR2 则是该内存的第二代。每个数据线路(DQ)支持双向的 Series Stub Terminated Logic (SSTL) 1.8V 信号并且使用晶粒上终端 (ODT)来减少信号反射。数据会被传输到频率的两端。最常见的DDR2 频率速度分别为333MHz 和400MHz ，其分别可提供每条数据线路667Mb/s 和800Mb/s 的数据传输速度。两种数据位都使用双向来源同步闪控(source-synchronous strobes)来维持与读写端数据的特定相位关系。READ资料则与 闪控边缘对齐(edge-aligned); WRITE资料则中央对齐。为了达到稳定的数据传输效果，系统电路板设计师必须要确保不同的数据线路、频率线(clock lines)、闪控线( strobe lines)和地址线( address lines)都能够相符合。
XDR代表极限数据速率(eXtreme Data Rate)，是XDR家族的第一代产品。 每条数据线路支持双向差动 Rambus 信号层级 (DRSL) 400mV 差动信号与ODT。XDR使用8倍速率传输 (ODR) ，因此每个系统时钟周期可传输8个数据位。最常见的时钟速度为400MHz、500MHz和600MHz。其分别会导致每DQ达3.2Gb/s、4Gb/s 和4.8Gb/s 的数据传输速率。XDR 内存-控制器接口(XIO)能够维持所有数据线路与内部时钟的相位关系。
XDR控制器的FlexPhase线路让系统设计师不再需要为DQ做 trace-length matching ，并且也只需要较小的印刷电路板(PCB)面积。
XDR 支持可程序数据宽度(programmable data width)，因此同样的装置可以使用在x16、 x8、x4或x2的设定当中。可程序数据宽度，加上动态点对点(point to point) DQ 拓朴使其能够在扩充内存容量的同时维持数据频宽。表 2列出了XDR 和DDR2 内存类型的主要功能。
图 2. 显示典型的 3.2GB/s 内存设定看起来会像使用了3.2GHz XDR 和 DDR2-800 装置。对 DDR2 系统而言，所有地址 和控制信号 都透过雏菊链(daisy-chain) 拓朴连结到两种DRAM装置上头；数据与选通脉冲信号则透过点对点拓朴连结。对XDR而言，所有信号都是透过点对点拓朴连结到DRAM装置上，且地址与控制信号则在请求 (RQ)总线上作多路传输。
和XDR相较之下，DDR2的执行通常需要更多的信号连接。换言之它需要较大的晶粒面积，更多的控制器BGA 植球，更复杂的选择途径，和占用较大的PCB面积。表 3.汇总了XDR 和DDR2 解决方案之间的系统层级执行差异。比率是根据实际Rambus 客户的x32 DDR2 和x8 XDR 低成本消费者线焊封装和PCB 设计。
为了要达到3.2GB/s 系统频宽，DDR 和DRAM的信号连结数目增加了2.5倍，和PCB区域的信号连结数目增加了3倍。连结增加的原因主要来自于DDR系统大量的地址和指令信号。这些额外的信号联结和其相关的电力和ground drive 需要较大的晶粒和封装。在PCB方面，较大的PCB 面积来自于信号连结和弯曲的追踪路由(trace routing)，以对应各种DDR2信号长度。
因为DDR 系统会比XDR放射出更多的电磁波，因此在设计DDR装置时，工程师会特别需要注意电磁干扰(EMI)的问题。EMI 主要的产生原因来自于DDR系统的单端信号传输(single-ended signaling)、较大的电压摆幅和更多的信号所导致。TV系统传统的EMI解决方案使用的是装置层级的EMI-屏蔽，不过这通常会增加热阻(thermal resistance )，并且降低装置层级冷却的效能。工程师可以想当然耳把EMI 屏蔽推上下一个层级。不过随着DDR频率增加，机箱空气流量开口必须要缩小才能够达到EMI效率。而较小的空气流量开口会对系统热能冷却解决方案造成额外的挑战，造成EMI 屏蔽和热能冷却彼此抵销的情形。
飞利浦(Philips)和Rambus所共同进行的一项研究显示XDR的 EMI 程度－即使搭配成本最适化的消费性电子系统设计，都在 FCC规定的范围之内。此团队正准备在一场技术会议当中发表完整的测试结果。
图3显示了这项研究其中的一个测试结果。(数据数据是由一家EMI认证实验室所收集。)图中上方的图表代表DDR 系统的EMI电磁波谱，图中下方的图表则显示XDR系统的结果；红线显示FCC的规定限制。在XDR的电磁波谱当中，有两个频率超过了规定限制；研究团队做了进一步的研究，推论这两个频率是来自于非XDR的电路。
除了较低的EMI 幅射之外，XDR 的差动信号(differential signaling)拥有较佳的EMI 免疫性，对漏电接地弹跳(residual ground bounce)和其它外界影响的敏感度也较低。这些是差动信号固有的优点，因其有较高的common-mode rejection。因为许多DTV系统都采用会辐射能量的无线科技(例如 Wi-Fi 和 UWB) ，因此设计师必须注意到这些能量来源可能会干扰内存子系统。XDR 差动信号 能够减少屏蔽设计的复杂度，并且减少能量传输来源的影响。
FlexPhase技术是XDR内存系统的功能之一，在此技术当中，每一个数据位都有能力调整与sampling clock相关的传送或接收数据时序。这些调整属于内存启动序列的一部分，并且会自动完成，之后韧体可读取控制器的缓存器(registers)以决定可得之时序容差( timing margin)。在 DTV 生产过程当中，这些时序容差可以用来最佳化系统其它部分的成本。举例而言，如果内存子系统当中有足够的时序和电压容差，产品工程就能够重新分配额外的容差以减轻PCB阻抗容限与/或电源供应容限。
整体而言，就3.2GB/s 内存系统的执行来说，XDR 内存解决方案需要较少的晶粒面积和较少的DRAM装置，才能有助于更佳的系统设计并降低EMI。
DTV 内存子系统之设计
XDR 和DDR2 解决方案在2008-2009年的中阶级 DTV内存子系统的应用当中，有什么样的差别呢? 本章节将使用特定的内存频宽和存取粒度(access granularity)来比较两者的同异之处。视特定DTV市场而定，DTV 的架构是可以根据DTV或一般目的的流量做最佳化。每个个案会有不同的内存效能和存取粒度的假设，两者也都做了评估。
(附注: 最高内存频宽不应和有效内存频宽混淆。最高内存频宽是一个解决方案理论上能够提供的最大频宽，通常是由data bits的数目乘以per-bit频宽所得到的数值。有效内存频宽则须视读/写流量模式、控制器缓冲(controller buffering)、排程算法、存取粒度(access granularity)、内存协议和排的数目等因素而定。有效内存频宽也可以简单由将最高内存频宽乘以内存频宽效率而得到。)
第一个范例假设该架构就主要处理DTV流量而做最佳化，因此该范例也假设其内存效能为90%，内存存取粒度为32位。在2008年，典型的DTV系统预计将会需要约 2.6GB/s 的系统频宽和30MB的内存容量。这可以透过使用单一x8 XDR DRAM 以 3.2Gb/s的速度运作，或3个DDR2 DRAM以800Mb/s的速度运作达成。 对DDR 解决方案而言，拥有非对称内存接口通常会使内存控制器排程算法变得更为复杂。在2009年，典型的 DTV 系统会增加其对内存频宽的需求到约5GB/s，系统能够透过使用单一x16 XDR DRAM 以3.2Gb/s的速度运作或 4个 DDR2 DRAM以 800Mb/s的速度运作达成。
图4和图5与表4汇总了最佳化DRV系统解决方案的结构图与系统层级之差异。DDR 和XDR都能够用来取得所欲的内存频宽和容量。不过 DDR解决方案则需要4倍的信号连结，和5倍的PCB面积。
请注意x16 XDR DRAM 和x8 XDR DRAM是相同的装置，是由于XDR 装置支持可程序数据宽度。为了降低存货成本，同样的XDR DRAM 可分别用来支持2008和2009的 DTV平台。
因为有些 DTV会同时被当作视频显示装置及电子邮件与其它软件应用程序的一般运算装置使用，以下的方案考虑的DTV架构是专门设计来处理一般目的的流量。因此此项假设需要16 位的记忆存取粒度( granularity )和65% 内存流量效能。
图6.与图7显示了结构图。汇总了2008-2009年中阶级 通用DTV 系统之内存解决方案的系统层级差异，DDR 和XDR都可以用来取得所需要的频宽和容量。和第一个范例相似的是DDR解决方案所需的信号联结数量和PCB面积，都比XDR多出3～4倍。
DDR2-800 与 3.2GHz XDR 之后的发展
为了满足DTV系统频宽长期的需求，内存系统必须要能够增加位的数目，或者增加每位数据频宽 — 或者两者皆能做到。 对 DDR2-800 内存装置而言，目前的发展方向是将频宽从现在的DDR2-800 增加到DDR3-1066、DDR-3 1333 和 DDR-3 1600。尽管如此，单一DDR装置增加频宽的速度，也无法满足要求更高的DTV系统之需求。图 8 显示DDR解决方案内存频宽持续不足的情形。请特别注意图中显示的为内存装置之频宽峰值，在现实情况当中，频宽不足的问题会比图中所显示的更为严重。
XDR的目标是把per-pin 频宽从3.2Gb/s增加到4.0Gb/s、4.8Gb/s 和6.4Gb/s。因为同样的装置能够分别支持x8和 x16的 可程序数据宽度，系统设计师可以选择在2007～2008年间支持 x8，而转而在2009－2010年间支援x16。多余的频宽则可以用来补偿内存系统设计效能不彰的部份。
结论
为了满足高科技消费者需求，未来的DTV 和STB 系统将会包含对频宽有更高需求的应用程序，例如高传真3DTV及 multiple full HD Picture-in-Picture (PiP) data streams，也需要更佳的影像补偿运算法、1080p+以上的分辨率和120Hz的 更新率。这些对频宽需求殷切的应用程序不只用于高阶DTV系统，很快地，它们也将会延伸到中阶级和低阶的系统。就XDR而言，单一 x16 XDR装置以4.8Gbps的速度运作已经足以提供9.6GB/s的最高内存频宽。DDR2 内存解决方案会需要4个DDR2 通路或2个 DDR3 通路分别以1333MHz和1600MHz的速度运作。因为silicon pad count 的限制、EMI与设计复杂度所造成的高系统成本以及较长的上市前置时间的缘故，DDR解决方案对消费电子系统而言并不实用。XDR为基础的解决方案不仅能够满足不断增加的内存频宽需求，同时也能够容许更佳的系统设计解决方案。
