富士通半导体有限公司和SuVolta，Inc今日宣布，通过将SuVolta的PowerShrink™低功耗CMOS与富士通半导体的低功耗工艺技术集成，已经成功地展示了在0.425V超低电压下，SRAM(静态随机存储)模块可以正常运行。这些技术降低能耗，为即将出现的终极“生态”产品铺平道路。技术细节和结果将会在12月5日开始在华盛顿召开的2011年国际电子器件会议（IEDM）上发表。
从移动电子产品到因特网共享服务器，以及网络设备，控制功耗成为增加功能的主要限制。而供应电压又是决定功耗的重要因素。之前，CMOS的电源电压随着器件尺寸减小而稳定下降，在130nm技术结点已降至大约1.0V。但在那之后，技术结点已缩小到28nm，电源电压却没有随之进一步降低。电源供应电压降低的最大障碍是嵌入的SRAM模块最低工作电压。
结合SuVolta的Deeply Depleted Channel™ (DDC)晶体管技术 – 该公司的PowerShrink™平台组件之一 – 与富士通半导体的尖端工艺，两家公司已经证实通过将CMOS晶体管临界电压（VT）的波动降低一半，576Kb的SRAM可在0.4伏附近正常工作。该项技术与现有设施匹配良好，包括现有的芯片系统（SoC）设计布局，设计架构比如基体偏压控制，以及制造工具。
背景
遵循微缩定律，在130nm技术结点CMOS电源供应电压逐步降低到大约1.0V。但是，尽管工艺技术已经由 130nm继续缩小到28nm，电源电压却还保持在1.0V左右的水平。由于动态功率与供应电压的平方成正比，能耗已经成为CMOS技术的主要问题。电压降低止步于130nm结点的原因是多处波动来源，包括随机杂质扰动（RDF）。RDF是器件及工艺波动的一种形式，由注入杂质浓度或晶体管通道内掺杂原子 的扰动引起。RDF导致同一芯片上不同晶体管的临界电压（VT）出现偏差。
已见报道的两种特殊结构可以成功减小RDF：ETSOI和Tri-Gate – FinFET技术的一种。但是，这两种技术都非常复杂，使得他们很难与现有设计和制造设施匹配。
关于富士通半导体有限公司
富士通半导体从事半导体设计、制造及销售事业，提供高度可靠的最佳解决方案与支援服务，以满足客户的各种需求。产品与服务包括微控制器、ASIC、ASSP 及电源管理 IC，在行动运算、生态、汽车、影像、安全、及高效能应用方面拥有广泛的专业技术。富士通半导体亦致力於推动电源效率及环保活动。富士通半导体（原名富士通微电子有限公司）总部设於日本横滨，於 2008 年 3 月 21 日成为富士通集团的子公司。富士通半导体透过其全球销售及开发网络，并於日本及亚洲、欧洲及美洲各地设立据点，为全球市场提供半导体解决方案。如需详细资讯，请浏览：
关于SuVolta
SuVolta公司致力于开发和授权能够有效降低IC功耗并同时保持运行性能的可微缩半导体技术。SuVolta公司总部位于硅谷，工作团队中包含了世界一流的工程师和科学家，公司在技术开发和创新方面具有悠久的历史，推动半导体行业的进步与发展。SuVolta公司获得了包括Kleiner Perkins Caufield & Byers (KPCB)，August Capital以及NEA等风险投资公司的支持。欲了解更多信息，请访问
