通常情况下，专用集成电路（ASIC）是大批量高性能应用系统设计师的理想方案。但随着ASIC的不断深入发展，其高风险、高投入等缺点就愈发的明显。然而，一套动辄几十万美元的EDA工具外加流0.13微米或90纳米制成的芯片所需要的60万美元的成本和大概12—14个月的开发周期却并不能保证设计出来的芯片成功或是被市场接受。这些因素已经使集成电路厂商不堪重负了，如何降低IC设计的风险、缩短研发周期与成本的投入已经成为制约集成电路继续发展的瓶颈。
FPGA领域的领导厂商Altera在公司成立20周年之际推出了HardCopy Stratix™器件系列和与之配套的Quartus II3.0版设计软件，让集成电路厂商轻松拥有ASIC成为可能。该公司在6月24日发布了他们最新一代低成本掩模可编程器件--HardCopy Stratix器件, 这是业界目前唯一能够从原型到批量成品进行大容量设计的完整解决方案。
由于所有的Altera HardCopy器件都采用的是通用基本阵列，具有和相应FPGA相同的体系，同时在首两层金属层专门也可以让客户来实现自己的设计需求。同时，HardCopy器件结构的也提供更短的路径走线，缩小内核尺寸和 去除同FPGA可编程性相关的硅结构，这样内核尺寸比最初的Stratix FPGA器件减小了60% 到70%，可以给客户带来更明显的性能提升以及更低的功耗。
由于HardCopy Stratix器件保持了Stratix FPGA同样的先进特性，同时具备了层次化时钟结构、TriMatrix™存储器和优化的嵌入数字信号处理（DSP）模块。而HardCopy Stratix器件和Stratix器件同样广泛的高速接口，如SPI-4.2、10千兆以太网（XSBI）和RapidIO™标准，以及包括LVDS、LVPECL和HyperTransport™标准等各种高速I/O标准接口，使得无风险、无缝迁的迁移成为可能，而从FPGA到掩膜编程器件的无缝设计流程最大的作用在于它能够降低为大批量应用开发更低成本器件所需风险和周期。
“当现今的经济压力对一些行业不利时，它对Altera预示着巨大的机遇。”Semico Research 的高级分析师 Rich Wawrzyniak 说，“越来越多的设计者正在寻找可编程逻辑来取代昂贵的ASIC技术，而HardCopy恰恰给它们更多的低风险低成本选项，满足他们的大批量应用。”据DataQuest预测，未来5年内，可编程SoC市场将达到30亿美元。Altera是目前位数极少的能批量生产可编程SoC的厂商之一,Altera此产品的推出，将改变现有的ASIC市场格局。
随着集成电路线宽朝着纳米级的不断深入，集成电路设计工具的选择、使用以及成本已经成为IC设计公司要首先考虑的问题。在发布HardCopy Stratix器件的同时，Altera还同期发布了与之配套的设计工具-- Quartus II3.0版，该软件是业界第一款具有开发FPGA和类ASIC低价位掩膜编程器件的设计流程。
Quartus II 设计软件是为设计CPLDs、FPGA和HardCopy器件提供高效率、全面的环境，其中包括一系列先进的系统级设计特点, 可通入Altera广泛的IP组合,先进的布局及路由引擎包括实体仿真优化技术和全面验证方案。另外, Quartus II 设计软件更集成了最新的第三方EDA 仿真和验证流程。
透过Quartus II3.0版设计软件，系统设计者能够直接针对HardCopy Stratix™器件进行设计，其性能比同等的FPGA平均快50%。除了HardCopy Stratix器件设计流程之外，3.0版Quartus II设计软件还引入了一套新的功能，能够缩短Altera CPLD、FPGA和HardCopy器件的设计周期。新版软件可以在FPGA开发过程的初期就提供HardCopy Stratix器件的设计性能参数。
设计人员能够在实现最终掩膜编程器件之前，获得HardCopy Stratix器件的fMAX性能性能、功耗、逻辑单元布局和I/O分配，而这种前期评估能力对系统板的设计尤为重要。与成本动辄几十万美元的ASIC设计工具相比，Quartus II 3.0设计软件仅需2000美元的许可费。
“由于ASIC深受价格、性能和功耗等因素的限制，一些设计者已经在探寻替代传统ASIC的方案。”Altera产品营销副总裁Tim Colleran说，“HardCopy Stratix为ASIC和FPGA设计者提供了独有的功能来发挥可编程逻辑的所有优势，并达到过去只能采用ASIC才能实现的性能水平。”
FPGA领域的领导厂商Altera在公司成立20周年之际推出了HardCopy Stratix™器件系列和与之配套的Quartus II3.0版设计软件，让集成电路厂商轻松拥有ASIC成为可能。该公司在6月24日发布了他们最新一代低成本掩模可编程器件--HardCopy Stratix器件, 这是业界目前唯一能够从原型到批量成品进行大容量设计的完整解决方案。
由于所有的Altera HardCopy器件都采用的是通用基本阵列，具有和相应FPGA相同的体系，同时在首两层金属层专门也可以让客户来实现自己的设计需求。同时，HardCopy器件结构的也提供更短的路径走线，缩小内核尺寸和 去除同FPGA可编程性相关的硅结构，这样内核尺寸比最初的Stratix FPGA器件减小了60% 到70%，可以给客户带来更明显的性能提升以及更低的功耗。
由于HardCopy Stratix器件保持了Stratix FPGA同样的先进特性，同时具备了层次化时钟结构、TriMatrix™存储器和优化的嵌入数字信号处理（DSP）模块。而HardCopy Stratix器件和Stratix器件同样广泛的高速接口，如SPI-4.2、10千兆以太网（XSBI）和RapidIO™标准，以及包括LVDS、LVPECL和HyperTransport™标准等各种高速I/O标准接口，使得无风险、无缝迁的迁移成为可能，而从FPGA到掩膜编程器件的无缝设计流程最大的作用在于它能够降低为大批量应用开发更低成本器件所需风险和周期。
“当现今的经济压力对一些行业不利时，它对Altera预示着巨大的机遇。”Semico Research 的高级分析师 Rich Wawrzyniak 说，“越来越多的设计者正在寻找可编程逻辑来取代昂贵的ASIC技术，而HardCopy恰恰给它们更多的低风险低成本选项，满足他们的大批量应用。”据DataQuest预测，未来5年内，可编程SoC市场将达到30亿美元。Altera是目前位数极少的能批量生产可编程SoC的厂商之一,Altera此产品的推出，将改变现有的ASIC市场格局。
随着集成电路线宽朝着纳米级的不断深入，集成电路设计工具的选择、使用以及成本已经成为IC设计公司要首先考虑的问题。在发布HardCopy Stratix器件的同时，Altera还同期发布了与之配套的设计工具-- Quartus II3.0版，该软件是业界第一款具有开发FPGA和类ASIC低价位掩膜编程器件的设计流程。
Quartus II 设计软件是为设计CPLDs、FPGA和HardCopy器件提供高效率、全面的环境，其中包括一系列先进的系统级设计特点, 可通入Altera广泛的IP组合,先进的布局及路由引擎包括实体仿真优化技术和全面验证方案。另外, Quartus II 设计软件更集成了最新的第三方EDA 仿真和验证流程。
透过Quartus II3.0版设计软件，系统设计者能够直接针对HardCopy Stratix™器件进行设计，其性能比同等的FPGA平均快50%。除了HardCopy Stratix器件设计流程之外，3.0版Quartus II设计软件还引入了一套新的功能，能够缩短Altera CPLD、FPGA和HardCopy器件的设计周期。新版软件可以在FPGA开发过程的初期就提供HardCopy Stratix器件的设计性能参数。
设计人员能够在实现最终掩膜编程器件之前，获得HardCopy Stratix器件的fMAX性能性能、功耗、逻辑单元布局和I/O分配，而这种前期评估能力对系统板的设计尤为重要。与成本动辄几十万美元的ASIC设计工具相比，Quartus II 3.0设计软件仅需2000美元的许可费。
“由于ASIC深受价格、性能和功耗等因素的限制，一些设计者已经在探寻替代传统ASIC的方案。”Altera产品营销副总裁Tim Colleran说，“HardCopy Stratix为ASIC和FPGA设计者提供了独有的功能来发挥可编程逻辑的所有优势，并达到过去只能采用ASIC才能实现的性能水平。”
