2005年1月24日，SAN JOSE, Calif.]Cadence设计系统公司推出一种对无线设计领域具有深远影响的新功能，使该领域的芯片设计者和制造者们对混合信号及射频设计拥有更加深刻的洞察力。Cadence公司的该项新技术是基于业内领先的Virtuosoㄖ粕杓破教ń⒌模渲邪薈adence 公司最新的射频提取技术、针对无线芯片设计的两个新设计流程、工程服务以及经过硅验证的IP，并整合了来自业界领先的合作伙伴Agilent、CoWare、Helic和 Mathworks等公司的技术。使用该项新技术，可以减少设计反复并缩短产品上市时间。
2004年12月份的《国际商务策略》报告指出，寄生效应是导致无线领域设计失败的主要原因。这些问题直接地体现在系统/集成电路流程中，而在以AssuraTM RF产品为标识的射频集成电路流程中，Cadence新技术为射频设计提供了完整的提取能力。
基于802.11b无线局域网（LAN）设计IP，包含在Cadence无线技术中的两个新设计流程在注重整个射频及模拟/混合信号设计过程的同时，对集成电路实现和整体系统设计直接起到衔接的作用。这些流程能够在系统环境中验证无线集成电路的设计，并对射频、模拟和数字领域进行同步验证。
由于这些流程整合了来自Cadence合作伙伴的技术，因此使无线设计更加流畅简洁。其中，使用Cadence Virtuoso AMS Designer的设计师可以同系统设计团队协同工作，使用经过验证的CoWare公司SPW产品的无线标准库。此外，通过将Virtuoso AMS Designer和MathWorks公司的Matlab/Simulink工具整合，设计者能够更加有效地将设计从系统级转到集成电路级。不仅如此，该流程还包括了Agilent公司的经过验证的射频设计及测试技术RFDE、Momentum 和Ptolemy，以及Helic公司的VeloceRF产品（该产品是一个先进的电感设计解决方案，能够将射频集成电路设计周期相关错误最小化）。
那些追求快速无线流程的设计师，也可以从Cadence无线工程服务中得到相应的益处。这些功能包括从工艺设计套件(PDK)的自动开发和定制流程实现到全芯片设计及提供链管理。对于特定的无线应用，也可通过利用经过产品验证的IP缩短设计周期。
Cadence将通过组织客户专题讨论会和提供可下载的流程工具包的方式，提供上述无线设计新功能。欲了解更多信息，请联系Cadence公司当地销售代表或访问Virtuoso用户社区：www.cadence.com/community/virtuoso。
2004年12月份的《国际商务策略》报告指出，寄生效应是导致无线领域设计失败的主要原因。这些问题直接地体现在系统/集成电路流程中，而在以AssuraTM RF产品为标识的射频集成电路流程中，Cadence新技术为射频设计提供了完整的提取能力。
基于802.11b无线局域网（LAN）设计IP，包含在Cadence无线技术中的两个新设计流程在注重整个射频及模拟/混合信号设计过程的同时，对集成电路实现和整体系统设计直接起到衔接的作用。这些流程能够在系统环境中验证无线集成电路的设计，并对射频、模拟和数字领域进行同步验证。
由于这些流程整合了来自Cadence合作伙伴的技术，因此使无线设计更加流畅简洁。其中，使用Cadence Virtuoso AMS Designer的设计师可以同系统设计团队协同工作，使用经过验证的CoWare公司SPW产品的无线标准库。此外，通过将Virtuoso AMS Designer和MathWorks公司的Matlab/Simulink工具整合，设计者能够更加有效地将设计从系统级转到集成电路级。不仅如此，该流程还包括了Agilent公司的经过验证的射频设计及测试技术RFDE、Momentum 和Ptolemy，以及Helic公司的VeloceRF产品（该产品是一个先进的电感设计解决方案，能够将射频集成电路设计周期相关错误最小化）。
那些追求快速无线流程的设计师，也可以从Cadence无线工程服务中得到相应的益处。这些功能包括从工艺设计套件(PDK)的自动开发和定制流程实现到全芯片设计及提供链管理。对于特定的无线应用，也可通过利用经过产品验证的IP缩短设计周期。
Cadence将通过组织客户专题讨论会和提供可下载的流程工具包的方式，提供上述无线设计新功能。欲了解更多信息，请联系Cadence公司当地销售代表或访问Virtuoso用户社区：www.cadence.com/community/virtuoso。
