EDA/IP/IC设计 制造/封测/材料 模拟电子 电源技术 传感/MEMS/导航定位 无线通信/RF/微波 微处理器/DSP系统 嵌入式设计 MCU/工业控制 可编程逻辑器件 光电/显示技术 存储技术 网络/协议 接口/总线设计 EMI 量测技术 设计/认证 渠道/代理商 分立元器件
返回首页

Altera:对客户的意义体现于“新3D”

时间:2006-07-10 00:00来源:compotechasia.com 作者:admin 点击:

日前,Altera宣布与北京工业大学共同建立EDA/SOPC联合实验室,Altera公司将为实验室和培训中心提供价值超过70万美金的硬件开发系统和配套软件,包括:200套最新的Quartus II和Nios II软件、20多种IP核,以及Altera公司专为教学所需而设计的开发板等。趁着Altera总裁兼执行官John Daane来京主持揭牌仪式的机会,他也热诚地和我们分享了关于半导体动向的观察和Altera的最新动向。


  
PLD,不再只是原型开发的工具

John Daane谈到,他发现近来产业状况有些改变:终端市场饱受COGS(Cost-of-goods)压力而动荡首当其冲,这是因为随着技术不断汰旧换新,导致开发成本不断上升的缘故。如此结果所带来的效应是,有越来越多的解决方案由“硬件”向“软件”倾斜,而采ASIC设计也越发减少,且这种趋势将会持续发生。于是,可编程技术的采用正日见蓬勃。

另一方面,由于架构、资源裕量和工艺技术的演进,以及对设计和制造良率的改善,使FPGA的采用也不再那么“高不可攀”,其每逻辑单元(Logic Element, LE)的售价正以每年25%的速度下滑,全世界的可编程器件正迅猛增长中。估计到2010年时,FPGA的增长率将是ASSP的2倍、ASIC的3倍!
再者,所谓Consumer-like的市场因瞬息万变,不仅上市时间大幅缩短,能否及时面市更是备受考验,加上对“高产量”生产能力的高度依赖……这些都是将“现场可编程能力”和“不可或缺”一词划上等号的驱动因子,数字电视的部署便是一例;要适应不同区域、不同接收方式和不同广播标准,利用可编程特性进行开发以方便软件调制,无疑是明智之举。另一股不容忽视的推进力量是市场的分化,以显示器为例,由于尺寸及应用场合的不同,用可编程器件在产量和系统价格间取得最佳平衡点,也是最为经济高效的方式。

“事实上,从90年代迄今,PLD的角色也已经历了一些变革”,Daane回顾。想当初,可编程器件多只被用来做原型开发之用,如今它不但具备易于创新和Time-to-Market的好处,还因为产量提高、成本优化,以及可贯穿整个生产流程的特点,加上对终端市场的聚焦,都使可编程器件不再屈居原型开发的“试用”地位,而坦然迈向量产之途。“结合高效能和低成本两者之长,PLD正向广泛的市场发声!”Daane如此评论着。

营收数字,显然是前述事实最好的见证。遥想2002年Altera的总体营收约在7.12亿美元,不过短短3年期间,其去年总收益已来到11.2亿美元;其中工业市场的年增率约17%、消费市场约23%,而通信依然是最大的获利来源,约在41%~42%间徘徊。至于对中国半导体行业的观感,Daane也留意到大量工程人才的兴起,以及由低成本量产制造、走向高价值创新的过渡。

效能、成本、功耗 应做宏观考虑

这位看过无数科技风浪的领导者表示,通信基础设施的建立,以及同时拥有区域和全球市场的优势,将会是最大的机遇所在。为此,Altera很早便在中国展开高校人才培育计划,并由其中国项目经理徐平波先生专责相关工作,现已与国内18所学校合作建置实验室,培训成果超过150,000人;定期举办设计竞赛也是重要的一环,并将胜出者的杰出作品编纂成册发行,甚至翻译成不同语言回销至欧美各地。



谈完了PLD的时代脉动,回到实际产业面问题:客户最关心的是什么?Daane直指,“3D”的多面向立体思考──Deliver、Define和Design,将是增加产能并减少风险的不二法门;就如同魔术方块一般,紧密相连、缺一不可。要达到这个目标,聆听客户和合作伙伴的声音是必要的。特别是重视工程人员之间的专业对话,对于获得独到见解并将之融入未来的系统开发中,以确保产品规格能符合他们的需求将助益良多;而多和伙伴交流沟通,则可了解行业新兴技术和彼此的产品蓝图,并储备系统解决方案的必要知识,共同参与产品发展的过程。

近期,Altera在不同工艺的核心产品皆有所创新:在130nm上──包括TriMatrix存储技术、DSP MAC blocks、集成3.125GHz的收发器、基于LogicLock的模块设计、精简的结构化ASIC设计流程和资源裕量专利技术等;在90nm上──包括6个输入适应性逻辑模块(Adaptive Logic Module, ALM)、PowerPlay分析和优化、AES编码、成功采用低k介质、良好的结构化ASIC架构,以及低功耗的6.375Gbps收发器等。

Daane认为,在高风险时代,精准的投资方向将主宰最后在市场的成败。他也对可编程器件的未来发表看法──PLD的容量将变得更大(逻辑单元更多)、处理速度更快、成本更低。细部观之,在核心效能上,约有20%的设计会超过250MHz,且效能的提高总是被期待的,但随之而来的成本和功耗问题也令人头痛;在内存速度上,将可额外增加10%~20%的市场,但成本也会增加30%~40%,而信号的完整性也有待考验;在串行接口上,有超过95%的FPGA操作频率将在155MHz~6.5GHz间,若要再增加5%,同样的,风险、成本和功耗将会是最大的代价。

90nm的Stratix II架构,嵌有串行接收器(最高可同时运行20个),操作频率在622Mbps~6.375Gbps,兼顾低功耗特性,并拥有极佳的信号完整性,包括预增强和等化功能。Stratix II GX是奠基于该架构上的完整协议解决方案,包括IP、软件支持、系统模块和参考设计等。Daane表示,这是Altera广征客户需求所做出的理想方案,乃将前述的核心效能、内存速度和串行接口折衷而成。为什么Stratix II GX的效能极限只做到6.375GHz?Daane的解释是,这是基于“现实”考虑,将在工艺完全成熟后才会往更复杂的接收器迈进。此外,它还只是个以测试芯片验证收发器架构的FPGA,待最终集成就绪,或许会有进一步发展。


千呼万唤始出:65nm Stratix III试产成功

Altera主张,成功的工艺采用应符合以下3个步骤才能算数:1.落实测试芯片计划,早期在工艺发展和设计验证的合作将有助于确保日后新产品的交付;2.取得资源裕量技术专利,以提高良率;3.以系统方法,加速改善每单位面积的缺陷率。由此严谨定义,不难体察Altera保守稳健的作风,也不难理解为何在同业竞相传出迈入65nm工艺,却迟迟不见Altera动作的原因了。在众人多所关注与臆测下,此次会上,Altera终于为它的65nm Stratix III揭开神秘面纱──宣布从第一次2003年4月间的早期技术评估,历经8次试产(Tape out)迄今,终于在今年5月大功告成,完成最后的技术验证阶段。

回头呼应Daane的3D论调,再配合检视Altera的成绩,总也称得上是“当之无愧”:根据Daane的说法,Altera目前8个家族产品都能准时且定量的交货(130nm──Cyclone、Stratix、Stratix GX、HardCopy,90nm──Cyclone II、Stratix II、Stratix II GX、HardCopy II),符合Delivery的要求,此为其一;另Altera在130nm和90nm设计上都有所突破,符合第二个Design环节;最后是和TSMC等合作伙伴有着良好而亲密的关系,共同发展并定义新工艺,对这Define工作,也算是尽责以待了。(责任编辑:admin)
(0)
0%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
表情:
用户名:密码: 验证码:点击我更换图片
推荐内容