EDA Tool厂商思源科技正式发表该公司Novas除错系列产品的新增功能，包括Verdi的Assertion除错功能，以及nTX的transaction-based分析能力。该活动吸引近百人参加。
除错（Debug）占IC设计过程至少35%以上的时间，如何协助工程师减少除错时间增加工作效率是思源科技不断思考的问题。因此，即便Verdi已是除错产品的领导品牌，思源科技仍持续研发如何增强功能，此次开发Assertion除错功能，即是鉴于原本的Assertion除错仍必须用大量人为操作，过程复杂又冗长，且需很小心的处理错误信息与相关设计讯号间的关联性，但往往Assertion自我描述的耗时检视结果又与真正的错误原因差距甚远，大大浪费许多宝贵的时间。
此次发表的Verdi Assertion除错功能，采用Novas独家的行为导向除错技术，拥有新的Assertion评估引擎和整合检视窗口，能够支持使用SVA语言的使用者以更有效率的方式了解Assertion架构中结构和暂存、以及Assertion和设计本身之间的关系。Verdi有力的Assertion评估引擎跳脱了从验证工具产生的Assertion结果分析，从自己内建的引擎单独的设计讯号数据中取得必需的Assertion相关细节，强化一个弹性的、互动的使用模型，能够以有限的仿真数据支持Assertion，使得使用者能够在不须再重复执行模拟工具之下就能修改、确认和重复确认Assertion。
思源科技Novas除错产品群行销经理李新基表示："当设计越来越复杂，工程师们需要更广的除错功能，Assertion已被证明在复杂设计的验证上是一个有效的工具，但新的挑战也随之而来，那就是需要特定的除错支持。Verdi系统的新SVA功能提供设计者一个更快和更容易的方式，去使用Assertion和Assertion本身提供的好处，同时更进一步提升Assertion自动化除错过程，运用强有力的引擎增强和分析其它工具产生的结果，快速找到错误的根源与原因，让工程师可以明显提升工作效率。"
工程师能够从SVA语言描述中进入到Verdi的环境，检视和横越完整的原始码和层级架构，并且很容易审视Assertion的结构，例如使用者能够在表格中分析错误和覆盖、分类及过滤数据，以突显造成错误的原因，并把结果贴在原始码中，工程师轻易的从原始码即可看到所有的信息，而不须从复杂的波形中寻找；同时，该系统能够直接指出从Assertion发现错误的地方到引发问题的错误讯号中间的追踪流程，自动分解Assertion并确认错误的叙述，以直接追踪到问题的根节。
在高端除错中，nTX则通过transaction简化复杂的SoC设计的Protocols，使其更容易一目了然。传统以波形呈现的protocols，复杂且不易观察，nTX的transaction分析功能隐藏复杂且低阶的细节，而在高阶的抽象过程则以分析取代，大幅简化了解复杂系统行为的流程。Transaction可让设计者在高阶作业中轻易的追踪和看见系统模块间的交流，而不是经由0与1的波形转变。此外，虽然当一个设计使用复杂或自订的protocols时，仍然能够轻易看出芯片之间的交流及Bus活动的transaction-level抽象过程。
nTX采用Verdi平台，运用其评估引擎（evaluation engine）在众多信号数据中取出transaction，并允许使用者以SVA语言描述其自订Protocols。这种以SVA为基础的评估引擎可让工程师更容易在标准的语言中描述复杂或自订的protocols，自动从低阶讯号中取出相关的transactions，在transaction level更有效率的检视和分析他们的设计；而当完成取出transaction的过程后，产生的transaction数据库也能在Verdi的环境下展现强有力的除错和分析能力，包括容易看出重迭的transactions间关系的波形、可供分类、过滤和突显错误的弹性化表格、可具体呈现分析的派图和柱状图，以及在跨多模拟的高阶分析中独特的transaction比较引擎等。nTX的transaction功能让设计者更容易看到并侦查到复杂的protocols的错误。
今年新开发完成、应用在增强验证工具讯号可视性的Siloti，甫获法国电子杂志EDA类年度最佳产品。该产品的开发是因为许多客户反应，当验证时如果所有的数据都要输出或转储，数据量会过大；且在某些以硬件为基础的验证环境下，数据量的大小也会受制于硬件本身的限制，造成信息残缺不全，须做很多手工处理。Novas的Siloti则运用其内建引擎，事先协助使用者系统化的分析出有哪些范围的电路可完整的被还原，使用者即可放心的使用可预测的结果做验证。Siloti三个基本步骤包括先分析设计以确定哪些信号需要完全可视；然后运用data expansion将未观察的数据还原；最后再结合低端描述与RTL描述。研发结果发现当使用Siloti，验证时需输出的数据量仅为原本的10-40%，大幅缩短须输出完整数据的验证时间，且当使用者要进行除错时，他需要的数据都已准备好，让除错更容易与快速。该工具乃为硅晶成形前后的应用提供讯号可视性，并能够与仿真回归测试、仿真、FPGA原型和后硅晶除错等功能共同运作，可与Verdi除错工具一起使用。
除错（Debug）占IC设计过程至少35%以上的时间，如何协助工程师减少除错时间增加工作效率是思源科技不断思考的问题。因此，即便Verdi已是除错产品的领导品牌，思源科技仍持续研发如何增强功能，此次开发Assertion除错功能，即是鉴于原本的Assertion除错仍必须用大量人为操作，过程复杂又冗长，且需很小心的处理错误信息与相关设计讯号间的关联性，但往往Assertion自我描述的耗时检视结果又与真正的错误原因差距甚远，大大浪费许多宝贵的时间。
此次发表的Verdi Assertion除错功能，采用Novas独家的行为导向除错技术，拥有新的Assertion评估引擎和整合检视窗口，能够支持使用SVA语言的使用者以更有效率的方式了解Assertion架构中结构和暂存、以及Assertion和设计本身之间的关系。Verdi有力的Assertion评估引擎跳脱了从验证工具产生的Assertion结果分析，从自己内建的引擎单独的设计讯号数据中取得必需的Assertion相关细节，强化一个弹性的、互动的使用模型，能够以有限的仿真数据支持Assertion，使得使用者能够在不须再重复执行模拟工具之下就能修改、确认和重复确认Assertion。
思源科技Novas除错产品群行销经理李新基表示："当设计越来越复杂，工程师们需要更广的除错功能，Assertion已被证明在复杂设计的验证上是一个有效的工具，但新的挑战也随之而来，那就是需要特定的除错支持。Verdi系统的新SVA功能提供设计者一个更快和更容易的方式，去使用Assertion和Assertion本身提供的好处，同时更进一步提升Assertion自动化除错过程，运用强有力的引擎增强和分析其它工具产生的结果，快速找到错误的根源与原因，让工程师可以明显提升工作效率。"
工程师能够从SVA语言描述中进入到Verdi的环境，检视和横越完整的原始码和层级架构，并且很容易审视Assertion的结构，例如使用者能够在表格中分析错误和覆盖、分类及过滤数据，以突显造成错误的原因，并把结果贴在原始码中，工程师轻易的从原始码即可看到所有的信息，而不须从复杂的波形中寻找；同时，该系统能够直接指出从Assertion发现错误的地方到引发问题的错误讯号中间的追踪流程，自动分解Assertion并确认错误的叙述，以直接追踪到问题的根节。
在高端除错中，nTX则通过transaction简化复杂的SoC设计的Protocols，使其更容易一目了然。传统以波形呈现的protocols，复杂且不易观察，nTX的transaction分析功能隐藏复杂且低阶的细节，而在高阶的抽象过程则以分析取代，大幅简化了解复杂系统行为的流程。Transaction可让设计者在高阶作业中轻易的追踪和看见系统模块间的交流，而不是经由0与1的波形转变。此外，虽然当一个设计使用复杂或自订的protocols时，仍然能够轻易看出芯片之间的交流及Bus活动的transaction-level抽象过程。
nTX采用Verdi平台，运用其评估引擎（evaluation engine）在众多信号数据中取出transaction，并允许使用者以SVA语言描述其自订Protocols。这种以SVA为基础的评估引擎可让工程师更容易在标准的语言中描述复杂或自订的protocols，自动从低阶讯号中取出相关的transactions，在transaction level更有效率的检视和分析他们的设计；而当完成取出transaction的过程后，产生的transaction数据库也能在Verdi的环境下展现强有力的除错和分析能力，包括容易看出重迭的transactions间关系的波形、可供分类、过滤和突显错误的弹性化表格、可具体呈现分析的派图和柱状图，以及在跨多模拟的高阶分析中独特的transaction比较引擎等。nTX的transaction功能让设计者更容易看到并侦查到复杂的protocols的错误。
今年新开发完成、应用在增强验证工具讯号可视性的Siloti，甫获法国电子杂志EDA类年度最佳产品。该产品的开发是因为许多客户反应，当验证时如果所有的数据都要输出或转储，数据量会过大；且在某些以硬件为基础的验证环境下，数据量的大小也会受制于硬件本身的限制，造成信息残缺不全，须做很多手工处理。Novas的Siloti则运用其内建引擎，事先协助使用者系统化的分析出有哪些范围的电路可完整的被还原，使用者即可放心的使用可预测的结果做验证。Siloti三个基本步骤包括先分析设计以确定哪些信号需要完全可视；然后运用data expansion将未观察的数据还原；最后再结合低端描述与RTL描述。研发结果发现当使用Siloti，验证时需输出的数据量仅为原本的10-40%，大幅缩短须输出完整数据的验证时间，且当使用者要进行除错时，他需要的数据都已准备好，让除错更容易与快速。该工具乃为硅晶成形前后的应用提供讯号可视性，并能够与仿真回归测试、仿真、FPGA原型和后硅晶除错等功能共同运作，可与Verdi除错工具一起使用。
