如果说没有EDA工具，简直无法想象现在的半导体产业会是怎样的一种状况。现在几乎可以说任何一款芯片的诞生无法离开相应EDA工具的支持。然而随着工艺技术的进步已经市场越来越苛刻的需求，目前EDA工具却面临着一个关键的转折之际。
电子产业面临的挑战
居龙先生将目前电子产业面临的挑战主要归结为以下两个方面：
第一、 上市时间的要求。
如果说之前90年代时的电子产品由于价格昂贵，尚属于耐用品，其设计开发周期亦可容忍比较长的一段时间。市场嗅觉稍微灵敏一些的厂商在认识到市场某类产品销量好之时再进入该市场尚可捞的不菲的收入。然而这样的情况目前却再也不适用。“No market for second to market”无法在极短的时间内推出成熟的产品占领市场则很快就会错过这个市场。而这对于设计者来讲就需要可提供功能更全面、可靠性更高的设计工具来尽可能加快产品上市时间。
第二、 深亚微米工艺的挑战
工艺进入深亚微米阶段，时序收敛、信号完整性、功耗等问题都呈现了上升的趋势，而由于半导体物理特性的因素让功耗问题显得尤为突出。如何在尽可能低地增加成本的基础上继续实现低功耗设计？另外，市场上面一方面对产品总是抱怨无法满足我们的需要，而一方面却是让厂商设计的产品无法生产制造、制造的产品良率又始终上不去。我们该如何做？
面向垂直应用的“锦囊妙计”
在传统的设计流程里面，客户对于EDA工具的选择通常都是比较分散的。人们可能只是针对某一个方面的需求对EDA工具进行相应的选择，而这就给验证带来了跨平台时的问题，工程师可能需要手工进行数模整合、参数提取或者不断的进行仿真。而现在随着最终应用领域的多样化让这样的流程越来越呈现疲态，不可预料的问题层出不穷。
如何解决上面的这些问题呢？像过去只是为客户提供一些“点”工具已经不再适用，平台式的、整体性的解决方案将是大势所趋。Cadence的“锦囊（Kits）”正是应此需求而生。“锦囊”即是Cadence为帮助IC设计公司能迅速地在更短的时间周期之内设计出更可靠的架构产品而推出的整套的解决方案。
居龙指出：“当今，整个设计链（包括设计、制造、封装）分工越来越细，Fabless远远多于IDM（集成器件制造商），单个公司无法面对所有的工作，公司成功与否取决于产业链整合是否高效。从概念到市场，EDA工具要服务于产业链的整合，包括从系统级设计、物理实现、封装设计、加工制造、PCB设计整个过程，都需要EDA工具的辅助支持。”Cadence的技术平台分为5个不同的产品线，全面的设计工具可以提供从概念到产品实现最完整的解决方案。包括针对大规模、复杂、高性能的数字IC设计平台Encounter；用于模拟、混合信号、RF集成电路设计的全定制设计平台Virtuoso；支持最快、最有效大规模复杂芯片验证的功能验证平台Incisive；面向目标、按时完成系统协同设计的系统互联设计平台Allegro，以及在生产加工前进行可信赖加工验证的可制造性设计技术。
新的成长空间在哪？
传统EDA市场主要集中在RTL和GDS。如今，在EDA市场增长遭遇瓶颈的大环境下，业界都在探寻EDA新的成长空间。
居龙称，两个新的成长空间将是未来EDA行业的新的成长领域。
一是电子系统级设计（ESL）。芯片和系统的结合越来越紧密，要把系统所有功能放到芯片上去，将面临系统功能验证的挑战，因而Cadence现在一个新的产品方向是提供系统功能验证的解决方案，使产品从规格设计到实现能很快实现。
另一个则是可制造设计（DFM）。当工艺进入65 nm及以下的IC设计阶段的时候，由于进入深亚微米时高昂的掩膜成本、更短的上市时间要求使得产品的良率成为影响设计和最终产品竞争力的最大因素。因此在IC设计阶段便要充分考虑规避芯片制造时候可能遇见的缺陷和偏差，因此可制造性设计工具备受关注，居龙先生表示，Cadence在此亦是不遗余力地投入，并且日前便会有数项相关的新产品发布。据悉，Cadence和PDF Solutions已就DFM架构蓝图开发开始合作。
