IC设计低功耗成显学

本文作者:admin       点击: 2008-08-11 00:00
前言:

2008年.7月。成立20周年的益华计算机(Cadence).在台湾新竹举行一年一度的技术论坛。

智原科技SOC发展暨服务处长(VP, SoC Development & Service)谢承儒(C.J. Hsieh)及益华计算机数字IC设计研发副总吕丰荣(Frank Leu),分别发表了IC设计也能对环保做出贡献的看法。
可以称之为绿色芯片,也有人说是省电IC,都是在强调低功耗的芯片。到底为了保护环境、爱护地球,IC设计工作上,可以怎么做?又设计低功耗的芯片,对环境的意义?

简约之美

智原科技SOC发展暨服务处长谢承儒指出,7月初,中国台湾地区为了结合民间对抗高油价,配合推动节能减碳政策,”国发基金“已提供公司购置节能设备优惠贷款总额度台币100亿元,经济部打算将之提高到台币500亿元。
这样的消息显示,开发设计节能产品,已经不只是道德良知,同时,随着政策的鼓励纷纷出笼,未来,具备节能特性的产品,也成了产品的重要特色及卖点。

谢承儒指出,除了节能之外,简约之美也获得消费者青睐。他举如家快捷酒店(Home Inn)及春秋航空(Spring Airlines)两家公司为例,前者是一家“只响应住房客人基本需求”的饭店,全球有400多家连锁店,住一晚只要168元人民币,住房率高达95%。春秋航空则没有地勤人员,飞机上的饮料食物都要旅客自己掏腰包,为了节省机场管理费,这家航空公司总是夜间起飞,到北京的旅客,他们会在天津降落,再转陆上交通工具到北京,载客率高达96%。

从好,到刚刚好!

追求极致奢华的同时,社会道德责任及良知意识也不断升高。如今,能够掌握“刚刚好”(Just enough)也几乎被当成一门艺术。
谢承儒认为,从无到有,从“好”到“刚刚好”,有六个层次。分别是好更好“无”、“有”、“好”、“更好”、“刚好”,到“刚刚好”。

省电呼声,越来越高亢

CMOS制程的耗电危机,随着工艺技术不断推进,挑战越来越大。其中,主动器件功率密度(power density)每代增长1.3倍,被动器件每代增长3倍,而最严重的是漏电问题,每代增加4倍以上,所以散热问题越来越令人头痛。
益华电脑数字IC设计研发副总吕丰荣也呼应谢承儒的看法。吕丰荣强调,省电课题,已经广泛触及我们的工作及生活。

从IC器件观点看,他指出,手机器件要求的耗电极限是3W。小型消费性电子产品耗电极限是6W,为了符合耗电门坎,若把封装方式从FPPP改成FPGA,每个组件还要花1美元。中大型消费性电子产品及网络产品,耗电极限是10W,若把封装方式从FPGA改成覆晶(Flip Chip),每个组件还要花1.5美元,这还没有算上需延长2-3个月的工作时间成本。

从系统产品观点看,所有消费性系统产品耗电都要控制在1100W以内,还要能够符合PCI的规格限制。对企业计算机运算系统而言,耗电的挑战也很艰巨,Google的主机服务器,用电量等于一座中型城市的用电量,所以Google就干脆把数据中心紧邻水库。对于系统产品而言,如果为了冷却而去加风扇,不但多了风扇成本,影响可靠度不说,产品卖相也大打折扣。

Philips PNX4008手机多媒体处理器(Mobile Multimedia processor),除了提供一般功能之外,特别强调低功耗及更长的电池寿命。ATI Radeon X1950图形处理器(Graphics Processor),Fujitsu MB87Q3140是一颗12埠、传输速率达10Gbps的Ethernet 交换器IC,采65nm制程的IC都需解决漏电的问题,否则事后才想冷却战略或加风扇,都会影响成本。

IC省1W,环境省3W

吕丰荣建议IC设计者深思与正视自己工作对环境的重要影响。他说,每颗IC每省下1W,随着被整合进各类电子系统产品中,对环境就具有3倍的加乘效果,等于可以替环境省下3W的电力。

当年,功耗大的BiPolar被CMOS取代之后,如今CMOS也走到了当初BiPolar的功耗瓶颈,在主要制程技术没有改朝换代之前,只好靠设计的方法来解决。
提供IC设计服务的智原科技发现,客户从0.25μm世代,已经开始接受低功耗IC设计的概念。谢承儒表示,随着省电的需求越来越多,智原从2005年起,推出“PowerSmart”平台,从0.13μm制程世代开始,提供由“低功耗设计方法”及“低功耗相关IP”两大部分组成的低功耗解决方案。如今,智原的低功耗解决方案已经推进到90nm,65nm及45nm。

产业低功耗,PFI力推

2005年-2006年间,在IC设计业里,逻辑线路自动化,已经成功实践,但电源消耗的信息,却没有自动化。这个问题的挑战很大,而且要自动化也绝对不能关起门来自己做自己的,这是一场标准化的推动大任。
观察到整个IC设计流程迫切需要一种标准方法,来表现低功率规格,Cadence于2006年5月发起Power Forward Initiative(Power Forward联盟,简称PFI),目的是在整个设计流程中开发一种通用功率格式(CPF)。发起之初,成员包括Cadence、AMD、ARM、ATI、富士通、飞思卡尔、NEC和TSMC等10家公司,随后在2006年7-9月间,参与公司已提供400多个案例(input)参与测试,而催生PFI的,正是吕丰荣的老板,徐季平。
所以,当Cadence推出CPF,很快地就获得智原的支持。吕丰荣说,截至2007年底的统计,CPF已经获得超过200家客户采用,并有超过80个设计案例成功tape out。

省电设计,客户满意

谢承儒分享了3个省电芯片成功案例。其中,最令大家惊艳的是一枚复杂度相当高的多媒体处理器,智原设计了10种不同的功耗模式(power mode),并逐一完成最挑战、也最关键的验证工作,不但在动态功耗上可以节省35%,更减少漏电120倍。
智原透过替客户完成低功耗设计的个案越来越多,也一再验证该公司低功耗设计流程(Low Power Flow)已经通过量产考验(Silicon Proven)。
谢承儒直爽地回答了我的疑问,设计省电IC,在IC这个层次,确实是比较贵的。但他强调,如果没有从IC设计时就考虑省电节能,等到改光罩或者在系统产品发烧发烫时,不得以才来想散热问题,那个成本一定让人悔不当初。
吕丰荣也举了3个精彩的省电IC故事。其中,一个手持多媒体装置,因为Cadence的低功耗解决方案,总用电量减少3成,而待机时更比旧版本省电50%。

低耗电,高道德

中国古谚,富而好仁。在能源短缺的时代,有钱也有道德,其具体作为之一,就是环保。谢承儒说,过去开大西西数豪华费油车的有钱人,很可能为了重塑形象,选择更环保的油电混合车。
谢承儒说:低耗电,是高道德的。