2008年5月，思源科技收购美国NOVAS等5家公司，成为亚洲最大EDA公司。虽然2009年整个电子产业持续笼罩在谷底的低迷气氛中，但思源科技不但没有裁员，最近还购并一家法国公司，并扩编组织，持续招募研发人员。
思源强调，复杂的IC设计，让验证工作变得艰难，一不小心就打坏产品质量，并伤及公司信誉。协助IC设计验证工作的强化，成为思源2009年最受业界瞩目的技术。
验证的能力，怎么保证？
过去IC先设计（Design）、后验证（Verification），好像是理所当然。但事实上，并没有一个工具去再“验证”所谓的“验证系统”做得怎么样。如果“验证系统”本身不好，虽然它检测出来的结果，告诉你这个产品设计没有错，但是整个检查的工作，可能并未尽善尽美。
思源科技产品营销总监李新基举了一个浅显的例子，他说：“我们可以讲 Verification是裁判，Design是比赛的球员，以前是裁判告诉我们球员打得好不好。但是没有人告诉我们裁判到底够不够资格，现在我们有工具可以做到”。
从“时序收敛”到“验证收敛”
过去，IC设计常谈“时序收敛”（Timing Closure），如今，设计之后的验证工作到底要检查到什么地步才叫检查完了，现在思源推出的新工具，就是专注在这个领域，告诉你哪里没有检查到，加速验证收敛的时间，让设计符合规格，又称为“验证收敛”（ Verification Closure）。
“验证收敛”技术非常独特，它可以告诉你整个验证系统所做的仿真（Simulation）是否完整，在整个设计里面，万一某个地方有错（Bug），以你手上目前的验证程序（Verification program），有没有办法查出来等。
到底谁最需要“验证收敛”这类工具呢？设计简单的IC，由于掌握度高，所以验证似乎不是什么大问题。但自从系统单芯片（SOC）、各种功能智财（IP）这些东西加进来之后，复杂度有如一座高墙，任何一位IC设计工程师，根本不可能了解所有的设计。
同理，任何一位验证工程师，也不可能了解整个规格，以及整个复杂的设计行为模式，因此，几乎没有人会否认--“IC设计越复杂，验证工作就越容易出漏洞”。
商誉保卫战：验证滴水不漏
明明设计、验证工作都跑完了，验证报告也显示没有问题，但出货后产品却经不起客户端的使用考验，因此不但要从市场把产品回收，而且还对商誉造成莫大损失。这样的痛苦经验，都源于一件事：就是验证工作没有做到滴水不漏！！
几年前，全世界对验证收敛这件事最重视的，就是做CPU的公司，如今，凡是IC功能复杂、或销售量大的产品，对于验证工作，都必须严肃而审慎地面对！
迎接景气回春，研发脚步不停歇
置身EDA产业，思源科技在全球的客户家数，包括半导体大厂在内，总数超过400家，该公司对于客户的研发动能，一向深有体会。
李新基表示，2009年虽然景气冷峻，终端需求不振的时候，一些专注设计的公司，还是非常积极地开发新产品、投资新的项目。尤其是财务健全的公司，也许对外采购设备、工具的投资暂时比较保守，但对内在新产品的开发与投资上，“我们不觉得这样的活动有减低，甚至是更积极”。
他接着说，“我想每个人的想法都是这样，现在是down term我反而更有能量，更有时间，去做新的东西，大家都准备好，下一波来的时候，要抢攻这个市场”。
而计算机（Computer）、通信 Communication）及消费性电子（Consumer）这3C市场，事实上并没有消失。像中国、印度，这些市场都还存在，只是金融风暴让大家的步调变得有点混乱，但并不代表这些市场消失。也许需求会往后拖一点，但时间不会拖得太久。
功能多、验证复杂度高时代来临
未来景气回春，市场上可以预期的是，将会看到许多功能精彩的电子产品，而不是一味强调低成本低售价的产品。
如果开发一个新的、下一代的产品，验证复杂度一定增高，验证成本会增加，代表要花更多人力、时间来做验证。如果有工具可以协助设计者进行验证强化，就能够节省验证成本，包括验证所需的人力及时间，甚至简单到磁盘空间要花多少空间去存，这都在验证强化的范围里。
李新基表示，客户希望用更短的时间、花更少的成本、把验证工作做到滴水不漏，这个需求未来会越来越强大。
不裁员、还增员
思源科技在景气低迷的2009年，不但没有任何裁员，还购并一家法国公司，并增加研发的人员。
原本思源的研发据点有四处，包括：中国台湾地区新竹总公司、美国圣荷塞、及中国厦门和上海，加上新购并的法国公司，已增为5个据点，目前思源科技的全球员工人数已增至450人左右。
侦错起家，占过半营收
根据思源科技的统计，整个设计流程中，在设计后的侦错（debug）的时间，大概占整个设计流程至少一半的时间。把错找出来，让设计者去解决，思源以此工具起家，目前侦错软件还是占思源科技一半以上的营收。
低功耗设计侦错
思源近年来在设计调试程序软件，一直持续下功夫，不断加入新功能来克服最新验证方法带来的侦错挑战。
首先是“低功耗设计验证”（Power Aware Design Verification）。虽然“低功耗设计”已经谈了很多年，但过去都会在后端实体的设计才做，但这一、两年已开始往前端做，也就是在逻辑设计、功能设计的阶段，就必须要把未来怎么管理功率、怎样降低功耗，在前端的时候就进行设计及相关验证。
此外，由于降低功耗的设计越来越复杂，因此就必须进行更复杂的验证程序。很多国际大厂及台湾地区的大公司，凡是做高阶产品的，对此课题都很看重，我们称之为“低功耗设计验证”（Power Aware Design Verification）。随之而来的当然就是相对应的低功率设计侦错(Power Aware Debugging) 。
新支援：SVTB语言
近一、两年在验证语言上，思源也有创新的成绩。近年来广为业界采用的System Verilog，这是从Verilog衍生出去扩展成的新语言，除了做传统的逻辑设计的部份之外(System Verilog Design, SVD)；针对验证方面可以分成System Verilog Assertion（简称SVA），Assertion中文叫做断言，可以藉此语言，写一个条件去警示错误。SVA是一个新的语言，新语言代表的意义是：新的设计及验证方法。
除了在过去2-3年早已支持SVD及SVA外，今年思源科技还新增支持System Verilog Test Bench（简称SVTB）语言。SVTB具备面向对象的高阶验证语言特性在设计侦错上带来全新的挑战。
提高设计能见度
在协助客户做设计侦错工作的过程中，思源科技也持续努力协助厂商降低验证成本。李新基强调，验证是需要成本的，把验证过程中的所有数据，巨细靡遗都记录下来，是需要要巨大成本的。
思源科技新推出的设计能见度增强系统
，就是去解决这个问题，把这个时间压缩，使用者不用花许多时间、空间去储存大量资料，但是事后还是可以还原出来，而且保证要看的时候数据全部都在。
这项技术可以节省80%以上的时间跟空间，从另一个角度来看，因为时间空间节省了，设计团队可以把省下来的时间，做好测试与验证工作，确保产品质量，让产品早一点面市。
