文/任苙萍
“嵌入式系统”一词，80年代中期由Intel公司率先使用，但其本质上已从最早的PCB-level，已渐走至Chip-level。过去只须采用泛用型微控制器，或嵌入式微处理器如ASIC、DSP和FPGA等可配置操作系统的半导体产品，集成在一块电路板上即可称之，但今天却需将诸多IP在整合在同一块芯片中才见真章。近年来，一些原来用在PC机上的X86架构CPU也转战此一市场，使嵌入式系统的核心出现了群雄割据的局面。
同时，在组成份子上也起了微妙的变化，微控制器已退居配角，而改由RISC与DSP双核复合而成的32位微处理器来主导。新一代嵌入式系统的主要特征是：继承了整个PC时代的辉煌成就，将IT技术移植电子领域中；由于全球互联网中有许多通信协议，以及多媒体的MP3、JPEG、MPEG等所采用的标准数据格式及各种库函数都使用32位的格式和编程软件，也注定了嵌入式系统必须萧规曹随32位微处理器的命运。
除了MCU和DSP，一些ASIC芯片也成为某些专业领域嵌入式平台的核心芯片，例如多媒体处理器就已经成为多媒体嵌入式系统的核心芯片(如Renesas的SH-Mobile处理器)。由于它的内部架构专门针对音频及视频应用设计，是一个音视频处理的ASIC芯片，因此，在多媒体音视频处理方面具有速度快、成本低、功耗低等特点。不过，它不能进行在线升级，因此要在最初设计时就要顾及未来发展的需求；于是以可编程弹性著称的FPGA厂商便有了一展长才的舞台。
<b>可配置的自由度是重点</b>
嵌入式软件的开发流程包括：代码编程、交叉编译、交叉连接、下载到目标板、测试等几个步骤，而处理器往往是嵌入式系统最终性能表现优劣的关键。为了兼顾功能性和生产弹性，除了架构化ASIC的出现，FPGA厂商也推出 “微处理器+可编程逻辑” 的 “可配置平台” 以适应。FPGA因可将整个微处理器、周边装置，连同程序代码一起整合到FPGA中，实现小型化和低功耗化的效果，故在移动装置的市场上占有一席之地，以下就几家FPGA大厂的解决方案做一简略介绍。
<b>巧妙各有不同</b>
*Actel
综观这几家大厂的策略，Actel原本只聚焦于8位的微处理器，但有鉴于FPGA用户长久以来，一直希冀将32位的嵌入式处理器建构于IP软核中，故于今年年初与ARM共同于旧金山所举行的嵌入式系统会议(ESC)正式签订合约，提供32位ARM7TM Thumb盗形⒋砥鳎〢ctel的FPGA客户群使用。
透过此次合作，Actel将推出建置ARM7系列微处理器软核的FPGA第一代版本，并运用于各种包括从大量的消费性电子应用，至高效能、可靠度高的产品；ARM7家族产品将可以内建于FPGA系列消费性电子产品中，包括针对ASIC与产品原型的FPGA开发平台、以及昔日因为低量而无法建置ARM处理器的应用。根据此项合作协议，Actel将以ARM技术开发FPGA的家族产品，并于今(2005)年推出第一批组件。采用Actel FPGA组件并具备特殊安全功能的用户，将可以取得ARM7家族处理器的软性核心。此外，开发商也将得益于Actel Libero与ARM RealView®工具所提供的端对端整合解决方案，加速产品开发速度、强化产品功能性，以达到最佳的设计效能。
*Altera
Altera在Cyclone II组件中内建Nios II嵌入式CPU内核，能达到超过100 DMIP的性能；最大的Cyclone Ⅱ组件内具有多达68,416个逻辑单元，单个组件内可嵌入多个Nios Ⅱ内核。每个内核都可执行一个操作系统，并透过一个以太网连接提供远程升级和FPGA配置，进行数据和I/O处理。另为顺应价格敏感的市场，Altera更基于成功的第一代Nios处理器，在Cyclone II组件中内建Nios II 处理器，让消费电子、通讯、工业、汽车和无线市场领域都获益于嵌入式软核处理器与低成本FPGA两者之长，特别是数字多媒体网关、低阶交换机/路由器，以及汽车娱乐系统等应用，更是受惠良多。
Altera公司的策略明显侧重于软核的发展，希望透过Nios系列CPU自身版本间的差异与不同层次可编程组件之间的组合，为客户提供多元选择；透过自定义指令、硬件加速、用户化开关设置和不同的处理器性能，设计者能达到任何性能目标。
根据可编程逻辑密度和周边模块的不同，Altera将Nios Ⅱ嵌入式处理器又区分为三个型号：高性能内核(Nios II/f，快速型)、低成本内核(Nios Ⅱ/e，经济型)和性价比均衡内核(Nios Ⅱ/s，标准型)。这三个内核支持同一个免费授权，共享一个通用的32位指令集架构(ISA)，100%兼容二进制代码，其 “一网打尽”的通吃策略似不言可喻。另值得一提的是，Altera的SOPC Builder系统开发工具为开发人员提供一个功能强大的平台，从标准的和用户自定的IP功能集构造可编程单芯片系统(SOPC)，这个IP功能集支持超过60个Altera和AMPPSM合作伙伴提供的接口设备。利用SOPC Builder、Cyclone II开发人员能轻松将组件整合至单一系统，包括处理器、接口设备、芯片内外的内存接口，以及用户定义的逻辑。
*Xilinx
而在FPGA市占率独大的Xilinx，在PowerPC微处理器硬核的推广上不遗余力，从其在所有Virtex-Ⅱ Pro组件中都加入PowerPC内核的策略则不难看出；此举的好处在于：不论客户目前的设计需要微处理器内核与否，都是该产品的潜在使用者的潜力。相对于传统仅能执行作业的软件功能，透过为整合式双PowerPC处理器所建置的创新APU(辅助处理单元)控制器，Xilinx表示，Virtex-4 FX平台是业界惟一具备双重32位嵌入式PowerPC，其运算效能最高可达450 MHz和超过700 Dhrystone MIPS，因此能提供比其它90纳米FPGA组件内的处理器高出3倍的效能。整合两组具有10/100/100Mps传输率且具备UNH认证资格的以太网络MAC核心更进一步为Virtex-4 FX12增加了系统通讯及管理的功能。
日前甫为Xilinx创下30亿美元销售佳绩的Virtex系列产品，使用先进的90纳米Virtex-4多重平台式FPGA系列产品，可让客户根据其应用以选择资源的最佳配置。Virtex系列产品已被广泛运用在无线基地台与其它通信设备，以及高阶的消费者电子产品和汽车电子领域。此外，最新一代的Virtex-4系列产品可提供使用者逻辑、嵌入式设计、DSP与高速序列收发器等齐全功能的可编程平台，且这些功能还享有完整的硬件、软件设计工具以及IP核心的支持。
<b>IC设计服务产业崛起</b>
如果只是反射性地把一个原来的设计转移到另一个产品设计中去，可能会带来很多问题；假如这个设计没有考虑到设计的可复用性，且缺乏足够的文件说明，那么改写该设计花费的时间可能比重新写一个更累人，这也是提供设计服务的厂商的价值所在。特别是在微处理器的开发，很少的公司会考虑亲自动手做，因为复杂的嵌入式微处理器开发时间多以年计，于是购买一个现成的解决方案便成了最好的选择。
<b>结语</b>
开发商需要在产品的整个生命期间投资进行支持与维护。IC设计的第一个步骤是评估一个IP内核是否满足设计需求，多数情况下，IP都需要根据目标应用进行重新配置或重新设计。即使IP供货商通过了严格的验证审核，SoC设计者也必须建立一个自己的本地环境，验证协议的功能和符合性，特别是对内核的修改。
其次，在确定IP可按协议规格正常工作后，工程师必须将其与设计整合，进行系统级验证。设计者必须在系统级测试平台内建立一个产生流量方案的机制，以验证系统级性能和功能。对于芯片与芯片间的接口，设计者还需要建立其它装置的完整模型和符合性。对于多种IP区块的典型SoC来说，功能验证约须占用70%的开发周期，设计者不可能为每个协议IP都建立一个新的符合性测试平台和系统级流量产生器。于是，“可配置”(Configurable)的念头正在启动工业界的设计灵感。
当FPGA厂商正在为 “吃软还是吃硬？” 的问题踌躇时，有人已经考虑采用一种新架构在系统的 “更底层” 实现可配置性。前述ARC和Tensilica的架构即为一例。以往的构想仅围绕在 “以微处理器为核心，再在其外围用可编程逻辑实现客户化设计” 的思维打转，但现在一种新的构想是，将可编程逻辑加到微处理器自身的架构中去，直接对微处理器的性能进行最佳化，重新组态。最后，IP reuse的重要性已不容抹灭，在各界高声疾呼筹组IP Pool或IP mall的同时，不少人都希望借重政府的力量出来主导；但吊诡的是，即使政府有心成全，却又容易引来业界 “挑不对货”的奚落。若能广纳业界饶富经验的先进共襄盛举，相信台湾地区的IC设计未来必有可为。
“嵌入式系统”一词，80年代中期由Intel公司率先使用，但其本质上已从最早的PCB-level，已渐走至Chip-level。过去只须采用泛用型微控制器，或嵌入式微处理器如ASIC、DSP和FPGA等可配置操作系统的半导体产品，集成在一块电路板上即可称之，但今天却需将诸多IP在整合在同一块芯片中才见真章。近年来，一些原来用在PC机上的X86架构CPU也转战此一市场，使嵌入式系统的核心出现了群雄割据的局面。
同时，在组成份子上也起了微妙的变化，微控制器已退居配角，而改由RISC与DSP双核复合而成的32位微处理器来主导。新一代嵌入式系统的主要特征是：继承了整个PC时代的辉煌成就，将IT技术移植电子领域中；由于全球互联网中有许多通信协议，以及多媒体的MP3、JPEG、MPEG等所采用的标准数据格式及各种库函数都使用32位的格式和编程软件，也注定了嵌入式系统必须萧规曹随32位微处理器的命运。
除了MCU和DSP，一些ASIC芯片也成为某些专业领域嵌入式平台的核心芯片，例如多媒体处理器就已经成为多媒体嵌入式系统的核心芯片(如Renesas的SH-Mobile处理器)。由于它的内部架构专门针对音频及视频应用设计，是一个音视频处理的ASIC芯片，因此，在多媒体音视频处理方面具有速度快、成本低、功耗低等特点。不过，它不能进行在线升级，因此要在最初设计时就要顾及未来发展的需求；于是以可编程弹性著称的FPGA厂商便有了一展长才的舞台。
<b>可配置的自由度是重点</b>
嵌入式软件的开发流程包括：代码编程、交叉编译、交叉连接、下载到目标板、测试等几个步骤，而处理器往往是嵌入式系统最终性能表现优劣的关键。为了兼顾功能性和生产弹性，除了架构化ASIC的出现，FPGA厂商也推出 “微处理器+可编程逻辑” 的 “可配置平台” 以适应。FPGA因可将整个微处理器、周边装置，连同程序代码一起整合到FPGA中，实现小型化和低功耗化的效果，故在移动装置的市场上占有一席之地，以下就几家FPGA大厂的解决方案做一简略介绍。
<b>巧妙各有不同</b>
*Actel
综观这几家大厂的策略，Actel原本只聚焦于8位的微处理器，但有鉴于FPGA用户长久以来，一直希冀将32位的嵌入式处理器建构于IP软核中，故于今年年初与ARM共同于旧金山所举行的嵌入式系统会议(ESC)正式签订合约，提供32位ARM7TM Thumb盗形⒋砥鳎〢ctel的FPGA客户群使用。
透过此次合作，Actel将推出建置ARM7系列微处理器软核的FPGA第一代版本，并运用于各种包括从大量的消费性电子应用，至高效能、可靠度高的产品；ARM7家族产品将可以内建于FPGA系列消费性电子产品中，包括针对ASIC与产品原型的FPGA开发平台、以及昔日因为低量而无法建置ARM处理器的应用。根据此项合作协议，Actel将以ARM技术开发FPGA的家族产品，并于今(2005)年推出第一批组件。采用Actel FPGA组件并具备特殊安全功能的用户，将可以取得ARM7家族处理器的软性核心。此外，开发商也将得益于Actel Libero与ARM RealView®工具所提供的端对端整合解决方案，加速产品开发速度、强化产品功能性，以达到最佳的设计效能。
*Altera
Altera在Cyclone II组件中内建Nios II嵌入式CPU内核，能达到超过100 DMIP的性能；最大的Cyclone Ⅱ组件内具有多达68,416个逻辑单元，单个组件内可嵌入多个Nios Ⅱ内核。每个内核都可执行一个操作系统，并透过一个以太网连接提供远程升级和FPGA配置，进行数据和I/O处理。另为顺应价格敏感的市场，Altera更基于成功的第一代Nios处理器，在Cyclone II组件中内建Nios II 处理器，让消费电子、通讯、工业、汽车和无线市场领域都获益于嵌入式软核处理器与低成本FPGA两者之长，特别是数字多媒体网关、低阶交换机/路由器，以及汽车娱乐系统等应用，更是受惠良多。
Altera公司的策略明显侧重于软核的发展，希望透过Nios系列CPU自身版本间的差异与不同层次可编程组件之间的组合，为客户提供多元选择；透过自定义指令、硬件加速、用户化开关设置和不同的处理器性能，设计者能达到任何性能目标。
根据可编程逻辑密度和周边模块的不同，Altera将Nios Ⅱ嵌入式处理器又区分为三个型号：高性能内核(Nios II/f，快速型)、低成本内核(Nios Ⅱ/e，经济型)和性价比均衡内核(Nios Ⅱ/s，标准型)。这三个内核支持同一个免费授权，共享一个通用的32位指令集架构(ISA)，100%兼容二进制代码，其 “一网打尽”的通吃策略似不言可喻。另值得一提的是，Altera的SOPC Builder系统开发工具为开发人员提供一个功能强大的平台，从标准的和用户自定的IP功能集构造可编程单芯片系统(SOPC)，这个IP功能集支持超过60个Altera和AMPPSM合作伙伴提供的接口设备。利用SOPC Builder、Cyclone II开发人员能轻松将组件整合至单一系统，包括处理器、接口设备、芯片内外的内存接口，以及用户定义的逻辑。
*Xilinx
而在FPGA市占率独大的Xilinx，在PowerPC微处理器硬核的推广上不遗余力，从其在所有Virtex-Ⅱ Pro组件中都加入PowerPC内核的策略则不难看出；此举的好处在于：不论客户目前的设计需要微处理器内核与否，都是该产品的潜在使用者的潜力。相对于传统仅能执行作业的软件功能，透过为整合式双PowerPC处理器所建置的创新APU(辅助处理单元)控制器，Xilinx表示，Virtex-4 FX平台是业界惟一具备双重32位嵌入式PowerPC，其运算效能最高可达450 MHz和超过700 Dhrystone MIPS，因此能提供比其它90纳米FPGA组件内的处理器高出3倍的效能。整合两组具有10/100/100Mps传输率且具备UNH认证资格的以太网络MAC核心更进一步为Virtex-4 FX12增加了系统通讯及管理的功能。
日前甫为Xilinx创下30亿美元销售佳绩的Virtex系列产品，使用先进的90纳米Virtex-4多重平台式FPGA系列产品，可让客户根据其应用以选择资源的最佳配置。Virtex系列产品已被广泛运用在无线基地台与其它通信设备，以及高阶的消费者电子产品和汽车电子领域。此外，最新一代的Virtex-4系列产品可提供使用者逻辑、嵌入式设计、DSP与高速序列收发器等齐全功能的可编程平台，且这些功能还享有完整的硬件、软件设计工具以及IP核心的支持。
<b>IC设计服务产业崛起</b>
如果只是反射性地把一个原来的设计转移到另一个产品设计中去，可能会带来很多问题；假如这个设计没有考虑到设计的可复用性，且缺乏足够的文件说明，那么改写该设计花费的时间可能比重新写一个更累人，这也是提供设计服务的厂商的价值所在。特别是在微处理器的开发，很少的公司会考虑亲自动手做，因为复杂的嵌入式微处理器开发时间多以年计，于是购买一个现成的解决方案便成了最好的选择。
<b>结语</b>
开发商需要在产品的整个生命期间投资进行支持与维护。IC设计的第一个步骤是评估一个IP内核是否满足设计需求，多数情况下，IP都需要根据目标应用进行重新配置或重新设计。即使IP供货商通过了严格的验证审核，SoC设计者也必须建立一个自己的本地环境，验证协议的功能和符合性，特别是对内核的修改。
其次，在确定IP可按协议规格正常工作后，工程师必须将其与设计整合，进行系统级验证。设计者必须在系统级测试平台内建立一个产生流量方案的机制，以验证系统级性能和功能。对于芯片与芯片间的接口，设计者还需要建立其它装置的完整模型和符合性。对于多种IP区块的典型SoC来说，功能验证约须占用70%的开发周期，设计者不可能为每个协议IP都建立一个新的符合性测试平台和系统级流量产生器。于是，“可配置”(Configurable)的念头正在启动工业界的设计灵感。
当FPGA厂商正在为 “吃软还是吃硬？” 的问题踌躇时，有人已经考虑采用一种新架构在系统的 “更底层” 实现可配置性。前述ARC和Tensilica的架构即为一例。以往的构想仅围绕在 “以微处理器为核心，再在其外围用可编程逻辑实现客户化设计” 的思维打转，但现在一种新的构想是，将可编程逻辑加到微处理器自身的架构中去，直接对微处理器的性能进行最佳化，重新组态。最后，IP reuse的重要性已不容抹灭，在各界高声疾呼筹组IP Pool或IP mall的同时，不少人都希望借重政府的力量出来主导；但吊诡的是，即使政府有心成全，却又容易引来业界 “挑不对货”的奚落。若能广纳业界饶富经验的先进共襄盛举，相信台湾地区的IC设计未来必有可为。
