Philips 推出业界最小封装的高级超低功耗 CMOS 逻辑系列

本文作者:admin       点击: 2005-09-20 00:00
前言:
CMOS 可降低功耗并减少电路板空间 30% 以上


2005 年 9 月 20 日,中国北京——皇家飞利浦电子公司 (NYSE: PHG, AEX: PHI) 今天宣布推出具有超低功耗的高级超低功耗 (AUP) CMOS 逻辑系列。AUP 逻辑系列提供超过 55 种新产品,有 PicoGate 和 MicroPak™ 两种封装选择。AUP 系列提供了逻辑器件中最低的功耗,比其他系列低 30%,这将延长蜂窝电话、PDA、数码相机和视频播放器等设备的电池寿命。 

电子行业正朝着更精密、更复杂的电子器件进军,封装越来越小,功耗越来越低。AUP 系列固有的创新性满足了这些需求,使制造厂商能够更容易地为家用、个人、汽车和移动市场设计新的应用。行业调研公司 Insight Onsite 公布的最新市场预测显示,1.8V 逻辑产品市场在 2006 年到 2008 年期间将增长 53% 以上,从 2006 年的 2.23 亿增长到 2008 年的 3.43 亿,飞利浦此时推出新型 AUP 逻辑系列可谓正当其时。 

“预测显示:到 2009 年,消费电子市场年收入额将超过 380 亿美元,仅 AUP 市场在 2005 年到 2009 年的复合年增长率就将达到 27%,”飞利浦半导体公司逻辑产品营销总监 Bruce Potvin 说。“考虑到这些,就很容易明白为什么飞利浦要致力于推出新的高级逻辑解决方案,使我们的客户能够使用需要的元件,面向消费电子市场,轻松开发出具有竞争力的新产品。”

AUP 逻辑系列包含了单、双和三栅极功能,采用 5、6 和 8 引脚封装,允许工程师精确选择所需的功能。此外,变换功能使工程师们能够轻松实现不同电压系统之间的接口。AUP 系列还采用了飞利浦公司的 MicroPak 技术,该技术可将引线间距从 0.50 mm 缩小至 0.35 mm,预计将在 2006 年第一季度全面推出。另外,AUP 系列还具有较高的静电 (ESD) 保护,使该逻辑器件对静电的敏感性降低。该 AUP 逻辑系列的典型技术规格为:工作电压范围 0.8V – 3.6V,2.5V 时的传播延迟 2.5n,Cpd = 4 pF 或更小。

供货情况
飞利浦的 AUP 逻辑系列已经量产。更多信息请访问 www.philips.com/logic。