伴随着摩尔定律，半导体产业终于跨入深亚微米时代。在获得了预期的高性能与低功耗的设计效果的同时，人们却发现随之而来的并非全是令人振奋的好消息。设计厂商发现，以往传统的一次流片的签字确认的验证总是失败；回过来再看设计验证的流程当中，工程师又发现进入65纳米之后芯片的漏电流、散热更是无法轻松掌控；信号的完整性、工艺可变性更加难以捉摸，设计出来的产品往往无法确保能生产出来。
这么多的噩耗似乎完全掩盖了工艺进入65nm给我们所带来的喜悦。65nm工艺所能实现的更高的性能以及更低的功耗和成本的愿景就像咫尺之外的奶酪一样让人惋惜。然而DFM的提出让困顿的设计业者找到了一条明路，设计与制造分家之后又重新坐到了一起共襄盛举。DFM也给一些提供DFM服务的厂商制造了机会。正是印证了一句话，“山重水复疑无路、柳暗花明又一村”。深亚微米时代，我们要走的路还很长。
伴随着摩尔定律，半导体产业终于跨入深亚微米时代。在获得了预期的高性能与低功耗的设计效果的同时，人们却发现随之而来的并非全是令人振奋的好消息。设计厂商发现，以往传统的一次流片的签字确认的验证总是失败；回过来再看设计验证的流程当中，工程师又发现进入65nm之后芯片的漏电流、散热更是无法轻松掌控，预期的低功耗往往变成了无法预期的高功耗；另外，信号的完整性、工艺可变性更加难以捉摸，设计出来的产品往往无法确保能生产出来；然后从晶圆代工厂又传来新的噩耗——开发一套65nm纳米工艺产品需要耗资达10亿多美元！
随着制造工艺的微缩，时序优化和成品率等技术议题，早已人所共识；尤其是如何降低功耗？更深深困扰着整个电子业。这样的呼声，EDA业界也听到了。“今天的系统设计常是跨区域，且涵盖系统架构和软件设计；若能在最初架构中就加入‘开关’的概念，就像房间内的灯光不用时可把它关闭的原理一样，将更容易达到低功耗目标”，Cadence设计系统公司总裁兼首席执行官Mike Fister，借镜其早先在英特尔公司积累了17年的资深经验指出。
当半导体技术进入纳米时代，硅芯片在制造时的微小差异变得越来越值得注意，尤其是一些关键性的差异已经开始影响产品良率的提升。设计人员需要更多的来自晶圆代工厂的信息去优化他们的设计以加快良率提升的速度，而这也将直接转化为收益率。
DFM可以说已经牵动整个芯片产业链。自设计公司、EDA供应商、晶圆代工厂都参与到这个话题的讨论当中。那么要事先DFM的关键之处在哪里呢？作为其中重要一环的晶圆代工厂又是怎样看待DFM的？因此，记者特别采访了中芯国际设计部经理，白书俊先生。
