当前位置： CompoTech China > 新闻线上（旧版） >
现代SoC的功率管理
现代SoC需要对电源有高效率的利用来延长电池的寿命和减少对能量的需求。复杂的电源管理策略，如时钟门控技术，多时钟和电源域，或动态电压频率调整（DVFS）能导致复杂的片上电源网。这增加了设计验证中重大的复杂性和消耗，必须确保元器件在许多可能性的电源状态中运行正确。
早期设计流程中获取功耗设计意图
复杂的SoC会有一个电源结构来支持许多不同的电源模式，所以这些电源状态必须被检查才能保证元器件能正确的进入和退出每个状态，同时保证这些在元器件里不同的电源域中的转换能恰当的管理起来。电源结构，它描述了功率和时钟域以及期望的电源状态，能够在一个抽象层次被捕获，在UPF中叫做功率意图。它可以跟RTL提供的用于整个设计流程的参考模型被仿真，来确保相应的功率控制网被正确地执行了。在设计流程早期能够仿真功率意图也使不同的电源结构能够被发现，以便于确认更优的解决方案。相应的门级代表也必须被验证确保电源网的实现，包括功率网，时钟门，电平移位器，状态保留单元和隔断单元，它能够使元器件正确地在期望的电源状态下运行。
工具和技术
以下是处理一个复杂的现代SoC利用最新的电源完整性验证技术所需要的知识和工具
度量驱动验证，设计，跟踪和报告
电源模式测试用例的开发
功率意识仿真和调试（RTL级和门级）
语言：Verilog, VHDL, SystemVerilog, e, UPF, CPF, Perl, Tcl, Python, C…
EDA工具：Mentor-Questa, Veloce, Cadence-Incisive, Synopsys-VCS, MVSIM
电源模式测试用例的开发
功率意识仿真和调试（RTL级和门级）
语言：Verilog, VHDL, SystemVerilog, e, UPF, CPF, Perl, Tcl, Python, C…
EDA工具：Mentor-Questa, Veloce, Cadence-Incisive, Synopsys-VCS, MVSIM
结论
前期设计的“SHIFT LEFT”，彻底地避免问题
如许多与SoC设计相关的验证技术，传递的信息都是---不要给自己设置困难，项目已经非常有挑战性了，无需增加更多的风险和不确定性。门级仿真和调试会确保功率控制网正确的运行指定的功耗意图。
