在这个博客中,我们根据Sondrel的Helium8构建工具,来说明一个为客户的物理设计要求提供的精制的方法和流程的好处。
上面的插图显示了Helium8的结构。与Helium一样,Sondrel遵循的一种设计方法,叫做Neno,分为5个步骤,以项目从开始阶段,通过一系列的流程和试验的关卡,到实施阶段,再到完成和ECO阶段。
实验用helium 8的入门标准实现在客户的设计交付上。然后,与客户密切合作,通过管理系统提供的反馈,从而帮助改善RTL代码的功耗和时序约束的质量。
内部设计流程将由工程团队细化,来实现设计和功耗目标。这包括如下方面,如floorplan规划,电源布线,时钟树的实现,时序收敛和物理收敛,适用于无论在block级还是top级。
Helium8定义了一些工具箱的函数和对预成型流程实例进行了优化,包括各种EDAflow(Mentor、Synopsys、Cadence、ANSYS),库供应商(ARM、Synopsys、Avago、TSMC、UMC、等)、工艺技术节点(14nm或以下)。以下是其能力的概述:
定制的流程和惯例,具有版本控制支持
先进工具或脚本模板,对传统的EDA设计参考流程加速
易于配置,可移植于不同的工艺,且和现有的客户流程能相互操作
详细检查检查点审核的功能,以提高项目的可视性和可预测性
自动输入检查,用以SoC知识产权一体化
为提高项目管理效率提供了可视化的交互式图形用户界面
结论
您需要一种方法和流程为您的集成电路设计来管理项目风险,给您的项目状态可视性,而且这是可配置的,用以应对项目需要的Power性能和面积指标。
工具独立-可以在flow的每一个阶段使用最擅长的EDA工具
可以根据价格性能面积优先权的不同进行配置
管理项目风险,定义和控制设计任务
一个交互式图形用户界面,为提高项目管理效率提供了可视化