cadence_CompoTech China

cadence

从 L1~L5 自动驾驶芯片发生了哪些变化？

2023-11-30 10:25:38
DDR5 时代来临，新挑战不可忽视

2023-10-19 12:09:16
Cadence 推出面向硅设计的全新 Neo NPU IP 和 NeuroWeave SDK，加速设备端和边缘 AI 性能

2023-09-20 11:35:42
大模型应用：激发芯片设计新纪元

2023-08-09 14:20:47
Cadence 推出新一代可扩展 Tensilica 处理器平台，推动边缘普适智能取得新进展
业界卓越的 Tensilica Xtensa LX 平台第 8 代已经上线，可提供显著的系统级性能增强，同时确保理想能效

2023-08-07 10:55:07
Cadence 推出 Joules RTL Design Studio，将 RTL 生产力和结果质量提升到新的高度
• 将 RTL 收敛速度加快 5 倍，结果质量改善 25% • RTL 设计师可快速准确地了解物理实现指标，根据提供的指引有效提升 RTL 性能 • 与 Cadence Cerebrus 和 Cadence JedAI Platform 集成，实现 AI 驱动的 RTL 优化

2023-07-17 13:42:18
Cadence 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes IP 展示

2023-05-19 13:39:48
Cadence 推出开拓性的 Virtuoso Studio，以人工智能为助力，开启模拟、定制和 RFIC

2023-04-20 14:03:25
Cadence 加强其 Tensilica Vision 和 AI 软件合作伙伴生态，为先进的汽车、移动、消费
新加入的生态系统成员包括 Kudan 和 Visionary.ai，有助于快速部署高性能、高能效的基于 SLAM 和 AI ISP 的解决方案

2023-04-12 13:42:34
Cadence 推出 Allegro X AI，旨在加速 PCB 设计流程，可将周转时间缩短 10 倍以上
Allegro X AI 可自动执行 PCB 布局设计和小至中型 PCB 布线设计，将物理布局布线和分析用时从数天缩短至几分钟

2023-04-07 13:43:16

共7頁/64條

首頁
1
2
3
4
5
6
7
下一頁
末頁

本月熱點 HOME

欄目熱點 HOME

Copyright © 2002-2023 CompoTech China. 版权所有
京ICP备12000764号-1